Микропрограммное устройство управления Советский патент 1980 года по МПК G06F9/16 

1

Изобретение относится к рычислительной технике и может быть использовано в микропрограммных процессорах ЦВМ.

Известны микропрограммные устройства управления, содержащие память микрокоманд, дешифраторы, генератор тактирующих импульсов 1.

Недостатком устройства является невозможность вьшолнения операции переписи содержимого памяти микрокоманд в оперативную память.

Наиболее близким по технической сущности к предлагаемому является микропрограммное устройство управления, содержащее блок памяти, генератор тактовьрс импульсов, регистр, деишфраторы, логические схемы И и ИЛИ 2.

Недостатком устройства является невозможность использования его для выполнения переписи содержимого памяти микрокоманд в оперативную память, так как оно работает по одному циклу. Цикл работы устройства должен быть различным в зависимости от того, выбрана ли в данном цикле микрокоманда, подлежащая обработке (обычный цикл), или микрокоманда, подлежащая переписи в оперативную память. сли в цикле выбрана микрокоманда для переткж в Оперативную память, то в отличие от обычного цикла необходимо запретить все действия во выбранной микрокоманде и сформировать адрес перехода на продолжение микропрограммы переписи.

Цель изобретения - расширение функциональньк возможностей за счет осуществления переписи содержимого памяти микрокоманд в оперативную память.

Эта цель достигается тем, что в устройство, содержащее генератор тактирующих импульсов, выход KOTopofo соединен с первым входом дешифратора выборки, второй вход которого соединен с выходом регистра адреса, а выход со входом блока памяти, выход которого соединен со входом регистра мшсрокоманд,первая и вторая группы выходов регистра микрокоманд соединены с первой и второй группами входов блока формирования адреса микрокоманды соответственно, третья группа выходов регистра микрокоманд соединена с первой группой входов дешифратора микроопераций, четвертый.

выход регистра микрокоманд соединен с первым выходом устройства, третья группа входо блока формирования адреса микрокоманды 6о,единена с группой входов устройства, введены группа элементов И, грзттпа элементов ИЛИ, триггер и элемент задержки, причем вход элемента задержки соединен с первым выходом дешифратора микроопераций, вторая группа выходов которого соединена со второй группой выходов устройства, выход элемента задержки соединен со входом триггера, единичный выход триггера соединен с первыми входами элементов ИЛИ группы и с третьим выходом устройства, вторые входы элементов ИЛИ группы соединены с выходом блока формирования адреса микрокоманды, а выходы - со входами cxapumx разрядов регистра адреса, нулевой выход триггера соединен со вторьпй входом дешифратора микроопераций и с первыми входами элементов И группы, вторые входы которых соединены с выходами блока формирования адреса микрокоманды, а выходы - со входами младших разрядов регистра адреса.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - часть микропрограммы, выполняющей перепись содержимого памяти микрокоманд в оперативную память.

Микропрограммное устройство утфавпения содержит блок 1 памяти (память микроко манд), регистр 2 адреса, дешифратор 3 выборки, регистр 4 микрокоманд, генератор 5 тактовых импульсов, блок 6 формирования кода адреса микрокоманды, группу элементов 7 ИЛИ группу элементов 8 И, дешифратор 9 микроопераций, элемент Ш задержки, триггер II, вход 12, выходы 13 и 14.

Длина микрокоманды разделена на разряды управления а, которые определяют каким образом должен формироваться адрес следующей микрокоманды, адресную часть Ь, которая используется для формирования адреса следующей микрокоманды и операционную часть с, которая задает набор микроопераций. Нулевой код в операционной части означает отсутствие микроопераций.

Работа устройства в пределах цикла различна, в зависимости от того, выбрана ли на регистр 4 микрокоманд, микрокоманда подлежащая переписи в оперативную память или нет.

При выборке микрокоманды, не подлежащей переписи в оперативную память, устройство работает следующим образом.

По сигналу, поступающему из генератора 5 тактовых импульсов на дешифратор 3 выборки, из памята микрокоманд 1, считьюается микрокоманда по адресу, сформированному в предыдущем цикле на регистре 2 адреса. Считанная микрокоманда принимается на регистр 4 микрокоманд.

. Операционная часть микрокоманды подается на дешифратор 9 микроопераций. Триггер 11 установлен в нулевое состояние -и потенциал, поступающий с нулевого плеча триггера на деашфратор 9, разрещает дешифрацию операционной части микрокоманды и вьщачу микроопераций..

Разряды управления а, поступающие из резистора микрокоманд 4 на блок 6, определяют каким образом должен сформироваться код адреса следующей микрокоманды. Код адреса формируется по значению адресной части микрокоманды Ь,поступающей с регистра 4, или по значению одного из регистров ветвления.

Коды из регистров ветвления поступают по входу 12.

Регистр 2 адреса микрокоманд условно разбит на две группы разрядов А и В, на входы которых стоят группы логических элементов 7 ИЛИ и 8 И.

Код адреса, сформированный блоком 6, подается на первые входы элементов 7 и 8,

На вторые входы элементов 7 заведен единичный выход триггера 11, а на вторые входы элементов 8 - нулевой выход триггера 11. Так как триггер 11 находится в нулевом состоянии, то код адреса, сформированный блоком 6, заносится через элементы 7 и 8 в регистр 2 адреса..

Выход регистра 2 адреса подается на вход дешифратора 3 выборки. Генератор 5 тактовых импульсов вьщает очередной сигнал выборки и цикл повторяется снова.

Для разбора работы микропрограммного устройства управления во время выборки микрокоманды, подлежащей переписи в оперативную память, рассмотрим алгоритм микропрограммы переписи содержимого памяти микрокоманд в оперативную память.

Микропрограмма переписи состоит микрокоманд и за один цикл микропрограммы происходит перепись одной микрокоманды.

На фиг. 2 представлена часть микропрограммы переписи, где происходит выборка из памяти микрокоманд микрокоманды, подлежащей переписи.

Микрокоманда п читает текущее значение адреса памяти ми1 рокоманд из ячейки местной . памяти и помещает его на сумматор. Микрокоманда п+ йвляется микрокомандой, которая формирует адрес микрокоманды по значению младших разрядов .сумматора. То есть микрокоманда п+2 выбирается по текущему значению адреса памяти микрокоманд и является микрокомандой подлежащей переписи. В микрокоманде п+1 записана микрооперация (обозначенная М01), которая воздействует на устройство микропрограммного управления таким образом, что запрещается действие по кодам микро команды п+2 и выполняется переход на микрокоманду п+3. Код микрокоманды п+2 помещается в один из информационных регистров и затем защсывается в оперативную память.

Микропрограммное устройство управления, во время выполнения указанного участка микропрограммы, работает следующим образом.

После выборки микрокоманды п+1 и установки ее на регистре 4 микрокоманд, разряды управления а поступают на блок 6 и обеспечивают формирование кода адреса по содержимому сумматора. Содержимое сумматора поступает по входам 12.

Триггер 11 в нулевом состоянии разрещает занесение кода адреса из блока 6 через злементы 7 и 8 в регистр 2 адреса.

Генератор 5 тактовых импульсов выдает сигнал выборки и начинается считывание микрокоманды п+2.

Операционная часть микрокоманды п+1 поступает на дешифратор 9, где расшифровывается и вьщается в виде микроопераций.

Микрооперация М01, через элемент 10 задержки, устанавливает в единичное состояйие триггер И. Элемент 10 задержки подбирается таким образом, чтобы триггер 11 устанавливался к моменту установки на регистре 4 кода микрокоманды п+2.

Единичное плечо триггера 11 поступает на элементы 7 и обеспечивает установку в единичное значение группы старших разрядов А регистра 2 адреса.

Нулевое плечо триггера 11 поступает на элементы 8 и обеспечивает занесение в младшие разряды В регистра 2 нулевого кода. Таким образом в регистре 2 формируется фиксированный адрес микрокоманды п+3. Нулевое плечо триггера 11 поступает также на дешифратор 9, запрещая дешифрацию операционной части микрокоманды п+2.

Код микрокоманды п+2 поступает по выходу 13 на вход одного из информационных регистров процессора. Единичный выход триггера 11 по выходу 14 также подается на вход информационного регистра,- обеспечивая занесение в него кода микрокоманды п+2.

Триггер 11 динамический. К моменту установки на регистре 4 микрокоманды п+3 он сбрасьшается в нулевое состояние В следующем цикле устройство микропрограммного управления работает обычным образом.

Применение предлагаемого микропрограммнго устройства управления в микропрограммных

процессорах ЦВМ позволяет значительно расишрить функциональные возможности процессора.

Формула изобретения

(

Микропрограммное устройство управления, содержащее генератор тактирующих импульсов, выход которого соединен с первым входом дешифратора выборки, второй вход которого соединен с выходом регистра адреса, а выход со входом блока памяти, выход которого соединен со входом регистра микрокоманд, первая и вторая группы выходов регистра микроKOMaHjDi соединены с первой и второй группами входов блока формирования адреса микрокоманд соответственно, третья группа выходов регистра микрокоманд соединена с первой группой входов дешифратора микроопераций, четвертый выход регистра микрокоманд соединен с первым выходом устройства, третья группа входов блока формирования адреса микрокоманды соединена с группой входов устройства, отличающееся тем, что, с целью расширения функциональных возможностей за счет осуществления переписи содержимого памяти микрокоманд в, оперативную память, в него введены группа элементов И, группа элементов ИЛИ, триггер и элемент задержки, причем вход элемента задержки соединен с первьпи выходом дешифратора микроопераций, вторая rpjoina выходов которого соединена со второй гр)Т1пой выходов устройства, выход элемента задержки соединен со входом триггера, единичный выход триггера соединен с первыми входами элементов ИЛИ группь и с третьим выходом устройства, вторые входы элементов ИЛИ группы соединены с выходом блока формирования адреса микрокоманды, а выходы - со входами старших разрядов регистра адреса, нулевой выход триггера соединен со вторым входом дешифратора микроопераций и с первыми входами элементов И группы, вторые входы которых соединены с выходом блока формирования адреса микрокоманды, а выходы - со входами младших разрядов регистра адреса.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР №264783, от. G 06 F 9/14, 1968.

2.Авторское свидетельство СССР N 291201, кл. G 06 F 9/16, 1969 (прототип).