Устройство для обнаружения и исправления ошибок арифметических операций Советский патент 1980 года по МПК G06F11/08 

1 . .

Изобретение относится к автоматике и вычислительной технике, в частн.ости может быть использовано для контроля и исправления ошибок при проведении арифметических операций в ЭВМ.

Известно устройство для контроля работы арифметического устройства ЭВМ содержащее регистр информационных разрядов, регистр контрольных разря- ® дев, блок модульной свертки и схему сравнения 1.

Основными недостатками устройства являются низкие функциональные возможности, заключающиеся в обнаруже- 15 НИИ одинаковых ошибок.

Наиболее близким по технической сущности к изобретению является устройство для обнаружения и исправления ошибок в системе остаточных клас-20 сов, содержащее регистр числа, первый и второй регистры контрольных разрядов, выходы которых соединены с первыми вход.ами соответственно первого и второго сумматоров, вторые 25 входы которых соединены с выходами соответственно первого и второгб блоков модульной сверт.ки, входы которых объединены и соединены с выходами регистра числа, блока памяти, входы 30

которого соединены с выходами первого и второго сумматора, третий сумматор, выходы которого соединены с выходом регистра числа, выходом блока памяти, выходами первого и второго регистровконтрольньк разрядов 2,

Недостатком его является узость области использования, а именно только в ЭВМ, работающих в системе.исчисления остаточных классов.

Цель изобретения - расширение области применения устройства, благодаря обеспечению возможности обнаружения и исправления ошибок арифметических операций как в позиционных, так и непозиционных системах исчисления.

Указанная цель достигается тем, что в устройство, введены четвертый и пятый сумматоры, третий и четвертый регистры контрольных разрядов/ выходы которых соединены с входами соответственно четвертого и пятого сумматоров, вторые входы которых соединены с выходами соответственно первого и второго регистров контрольных разрядов, входы которых соединены с выходами соответственно четвертого и пятого сумматоров, выходы третьего сумматора соединены со входами первого и второго блоков модульной сверт, кй, выходы-которых соединены со вхо дами соответственно третьего и четвертого регистров контрольных разря дов.. На чертеже приведена функциональ ная схема устройства для обнаружени и исправления ошибок арифметических операций. Устройство содержит первый регист 1 контрольных разрядов; второй регистр 2 контрольных разрядов; первый сумматор 3; второй сумматор 4; блок 5 памяти; первый блок б модульной срертки, второй блок 7 модульной: свертки, третий сумматор 8, третий регистр 9 конт1: ольных разрядов, четвертый регистр 10 контрольных разряДОН, четвертый сумматор 11, пятый сумматор 12. Работа устройства для обнаружения и исправления ошибок арифметических операций осуществляется в четыре такта. В подготовительном такте работы устройства на вход третьего сумматора 8 подаются значения информационных частей первого и второго oneранда. Значения контрольных частей перво го операнда посылаются в первый и вт рой регистры 1 и 2, а значения контг рольных частей второго операнда - в третий и четвертый регистры 9 и 10 контрольных разрядов. Для осуществления контроля с коррекцией арифметического устройства каждый из опед андов сопровождается двумя контрольными частями, вйчисляемыми по формулам y 1- 4V- m (1) Jr2 N i I --V m m . (2) где Р и Р. - значения контррльных модулей; Л. - константы системы счис ления (,т; ,2); С - значение группы ДJBpичных разрядов (,т). При этом, каждый из операндов счи тается состояидам из m групп двоичных разрядов. Число разрядов составляющи группы выбирается ИСХОДЯ из наиболее вероятной кратности сшшбки, т.е. уст ройство позволяет скорректироват ь ошибку любой кратности, возникшую внутри группы. в первом рабочем такте на четвертом и пятом сумматорах 11 и 12 вычисляются промежуточные значения контрольных частей результата, а . именно -sf mod. P mod. P, здесь -jj и g.1 - первые контрольные части первого и второго операндов, хранившиеся в регистрах г г Tf W У - вторые контрольные 2 части первого и второго операндов, Хранившиеся в регистрах 10 и 2; - знак выполняемой операции. Вычисленные значения-у и у запоминаются соответственно в первом и втором регистрах 1 и 2. Одновременно в третьем сумматоре 8 находится значение результата выполняемой операции, при зтом фиксируются переносы, возникающие из группы в группу. Зафиксированные моменты переносов со второго выхода третьего сумматора подаются на вторые входы первого и второго блоков модульной свертки 6 и 7 для оп ределения величин поправок TV 02 .Работа каждого :из этих блоков описана соответствующими сравнениями (1) и (2), причем Л 1, ес-р ли в 1-ую группу был перенос,и Ji.j -2, если перенос был из i-ой группы (здесь Е - количество двоичных разрядов в i-ой группе, а ,т). С выходов первого и второго блоков модульной свертки б и 7 снимаются величины поправок - и i , которые запоминаются в третьем и четвертом регистрах 9 и 10 контрольных разрядов. Во втором такте работы устройства с помощью первого и второго блоков 6 и 7 модульной свертки вычисляются значения контрольных частей ff и результата операции, который подается с первого выхода третьего сумматора 2 На первые входы первого и второго блоков б и 7 модульной свертки. Одновременно вычисляются расчэтные значения контрольных частей и у результата по формулам Г oc-l Здесь -j Ti TTi ITz. 5сранятся на первых и вторых регистрах 9 и 10 контрольны:; частей и регистрах 1 и 2. Величины v и „ запоминаются соответственно на первом и втором регистрах 1 и 2. В третьем такте работы устройства истинные значения контрольных частей 1 ffa. выходов первого и второго блоков б и 7 модульной свертки и расчетные значения контрольных частей у и с выходов первого и второго регистров 1 и 2 подаются на соответствующие входы первого и второго

.сумматоров 3 и 4 с образованием на их выходах синдрома ошибки равного

,-. ° ° 2

В соотбетсТШШ со значением синдрома ошибки С / / подаваемого на входы блока 5 памяти, на его выходе вырабаты1вается константа ошибки, поступающая на выход устройства для контроля с коррекцией арифметического устройства.

Предлагаемое устройство работает с операндами, представленными в системе остаточных классов, причем в этом случае в качестве групп двоичных разрядов выступают значения остатков числа по рабочим основаниям системы счисления.

Работа устройства остается без изменения, но при выполнении операций в системе счисления остаточных классов отсутствуют связи между группами разрядов. Следовательно, со второго выхода третьего сумматора 8 выдается нулевой сигнал и нет необходимости в вычислении величин попра вок и и последующей коррекции значений ifz.

Использование в предлагаемом устройству четвертого и пятого сумматоров, третьего и четвертого регистров контрольных разрядов позволяет расширить область применения устройства, применяя его дл.я контроля с коррекцией ошибок арифметических устройств работающих как в позиционной системе счисления, так и в -системе счислений остаточных классов.

Формула .изобретения

Устройство для обнаружения и исправления ошибок арифметических

операций, содержащее первый и второй регистры контрольных разрядов, выходы которых соединены с первыми входами соответственно первого и второго сумматоров, вторые входы которых соединены с выходами соответственно первого и второго блоков модульной свертки, а выходы первого и второго суквлаторов соединены со входами блока памяти, третий сумматор, о т л ич а ю щ е е с in тем, что, с целью

10 расширения области применения устройства, благодаря обеспечению возможности обнаружения и исправления сшибок арифметических как в позиционных, так И; непозиционных сис15темах исчисления, в устройство введены четвертый и пятый сумматоры, третий и четвертый регистры контрольных разрядов, выходил которых соединены с перв1ами входами соответствеино

20 четвертого и пятого сумматоров, вторые, входы которых соединены с выходами соответственно первого и второго регистров контрольных разрядов, входы которых соединены с выходами

25 соответственно четвертого и пятого сумматсфов, выходы третьего сумматора соединены со входами первого и второго блоков модульной свертки выходы которых соединены со входами соответственно третьего и четвертои э

30 регистров контрольных разрядов.

Источники информации, принятые во внимание при экспертизе

35 1. Ушакова Г.Н. Аппаратный контроль и надежность.специализированных ЭВМ. М., Советское радио , 1969, с. 64-68.

2. Авторское свидетельство СССР по заявке № 2439703/24,

40 кл. G 06 F 11/08, 26.01.77 (прототип)

744583