Устройство для контроля частоты Советский патент 1980 года по МПК G04F10/04 

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЧАСТОТЫ

Изобретение относится к автоматике, оно может быть использовано в измерительной и вычислительной технике. Известны устройства для контроля частоты, содержащие источники конттролируемых и эталонных импульсов, счетчик, схемыуправления и инликации, в которых за время действия эталонного импульса подсчитывается с помощью счетчика число контролируемых импульсов, причем работой устройства управляет генератор эталонных импульсов 1. Недостатком таких устройств явля ется то, что в них время измерения значительно превышает период входно го сигнала и по этой причине они не пригодны для контроля низкой частот Наиболее близкое по технической сущности к изобретению устройство д контроля частоты, содержащее источники эталонных и контролируемых импульсов, счетчик, дешифраторы, управляемый коммутатор, выполненный на элементах 2И-ИЛИ-НЕ и триггеры памяти 2. Недостатком такого устройства яв ляется дребезг триггеров памяти на грани срабатывания, который возникает вследствие нестабильности входного сигнала. Например, при использовании вышеуказанного устройства в системе автоматического регулирования скорости двигателя вследствие неточности установки полюсов тахогенератора частота импульсов на его выходе при постоянной скорости вращения будет колебаться около определенного значения. Если эта скорость вращения соответствует заданной, то на выходе триггеров памяти,, несмотря на постоянство скорости вращения, сигнал будет все время изменяться, что нарушает устойчивость всей системы. . Цель изобретения - расширение функциональных возможностей устройства. Указанная цель достигается тем, что в устройство для контроля частоты, содержащее источники эталонных и контролируемых импульсов, счетчик, дешифраторы, управляекый коммутатор, выполненный на элементах 2И-ИЛИ-НЕ и триггеры памяти, введен формирователь управляющих сигналов, входы которого подключены к исоивчникам конт Ьлйруемых и эталонных импульсов, а первый егб выход подключен ко вход установки нуля счетчика и через инвертор - кВХОДУ D .триггеров памяти второй выход формирователя подключе к счетным входам т|зиггеров памяти, выходы которых подключены к управля юшим входам коммутатора и являются ходами устройства, входы К триггеро памяти подключены к логическому нулю -а вйходы Коммутатора подключены к од ним входам дешифраторов, другие вход которых и информационные входы коммутатора подключены к выходам счетчика, а выходы дешифратора - к входам установки нуля триггеров памяти кроме того,- Вчод счетчика подключен к источнику эталонных импульсов. На чертеже показана электрическа схема устройстваДЛЯ контроля часто ты. Устройство для контроля частоты содержит источники 1 и 2 эталонных и контролируемых импульсов соответственйо, которые подключены ко входам формирователя 3 управляющих сигналов.. Первый выход формирователя подклю чен ко входу установки нуля счетчика 4 и через инвертор 5 - ко входу О триггеров памяти , а второй выход формирователя 3 подсоединен к счетным входам триггеров памяти бц, при этом выход источника 1 эталонных импульсов.подключен к счетном входу счетчика 4, к соответствующим выходам которого подключены дешифраторы 7 и информационные входы управляемого коммутатора, выполненного на элементах 2И-ИЛИ-НЕ (,, выходы которых подключены к входам дешифраторов 7 -7. В предложенном устройстве производится подсчет числа эталонных импульсов, поступивших на вход счетчика 4 за каждый период контролируемой частоты. Работой устройства управляет формирователь управляющих сиГналов 3. С помощью дешифраторов определяется число эталонных импульсов, поступивших на вход счетчика 4 за период контролируемых импульсов. Если это число эталонных импульсов больше установки, т. ё. числа, определяемого подключением входов дешифраторов у, к выходам счетчика 4, то на выходе дешифратора при совпадении этих чисел будет появляться логический нуль (срабатывание дешифратора). Это означает, что частоты контролируе№1х импульсов ниже нормы. При частоте контролируемых импульсов выше нормы на выходе дешифраторов логический нуль появляться не будет. Срабатывание дешифраторов . 7l 7п фиксируется триггером памяти 6. В основу работы предложенного уст ройства для контроля частоты положено свойство ЗК-трйггеров с зазем-- . ленным входом К сохранять на прямом | выходе Q логический нуль при наличии на входе установки нуля R отрицательного импульса, который воздействует между положительным импульсом, приходящим на вход л , и отрицательным импульсом, приходящим на счетный вход С. Если между импульсами D и С установки нуля не было, то передним фронтом импульса С триггер переводится в логическую единицу, которая будет сохраняться до появления импульса R. Первый импульс формироватеЛ; 3, возникающий по переднему фронту контролируемых импульсов, является сигналом конца измерения и поступает на счетный вход с триггеров памяти б. Второй импульс формирователя 3 является сигналом начала нового измерения . Он обнуляет счетчик 4 и через инвертор 5 подготавливает триггеры пгиляти б к приему новой информации (импульса дешифраторов 7). С помощью элементов 2И-ИЛИ-НЕ производится изменение числа (установки) в завидимости от состояния триггеров памяти 6. Устройство для контроля частоты работает следующим образом. Будем считать, что в исходном состоянии на выходе источника контролируемых импульсов 2 и триггеров па- мяти 6 находится логический нуль, т. е. частота входных импульсов меньше нормы. С приходом импульса контролируемой частоты на втором выходе.формирователя 3 управляющих сигналов появляется логический нуль (отрицательный импульс), который поступает на счетные входы триггеров памяти б. Затем появляется логический нуль (отрицательный импульс) на первом выходе формирователя 3, который устанавливает счетчик 4 в исходное состояние, при котором на его прямых выходах устанавливаются нули. Допустим, что входы А, Б, В дешифраторов , подключены соответственно к выходам А, Б, В (четырехразрядного) счетчика 4, а информационные входы коммутатора на элементах 2И-ИЛИ-НЕ под ключены ко второму разряду этого счетчика. Тогда в исходном состоянии на выходе дешифраторов будет единица. Отрицательный импульс с первого выхода формирователя 3, пройдя через инвертор 5, подготавливает триггеры пёиияти б к приему информации. После окончания этого импульса счетчик 4 начинает считать эталонные импульсы. Как только на прямлх выходах счетчика 4 появится число 1001 (), на выходе дешифраторов появится нуль, кото1ялй подтвердит нуль на выходе триггера памяти б. Пусть тогда частота контролируемых импульсов уменьшится таким образом. что за ее период числсэ эталонных импульсов cTa. меньше указанного числа. Тогда на выходе дешифраторов .Г1 логический нуль появляться не будет. При этом с приходом следующего контролируемого импульса на вторе л выходе формирователя 3 появится логический нуль, который установит на прямом выходе триггера памяти б логическую единицу, в этом случае нуль на выходе дешифраторов 7-|-7ц может появиться только в том случае, когда на выходе счетчика 4 будет число, рав ное ЮН () . Таким образом, срабатывание (установка в нуль) триггеров памяти б будет при числе эталонных импульсов, равном 11, а отпускание (установка в единицу) при 9 импульсах, т. е. изменение контролируемых импульсов может колебаться в пределах двух периодов эталонных импульсов, не вызывая изменения состояния триггеров памяти. При необходимости величину гистерезиса (разность числа импульсов срабатывания и отпускания) можно изменить, подключая выходы коммутатора fi элементах 2И-ИЛИ-НЕ t соответстве но к более старшему или младшему разряду счетчика 4. Формула изобретения Устройство для контроля частоты, содержащее источники эталонных и контролируемых импульсов, счетчик, дешифраторы, управляемый коммутатор, выполненный на элементах 2И-ИЛИ-НЕ и тригге 5ы памяти, отличают ее-.с я тем, что, с целью расширения функциональных возможностей устройства, в него введен формирователь управляющих сигналов, входы которого подключены к источникам контролируекЕ1х и эталонных импульсов, а первый его выход подключен ко входу установки нуля счетчика, и через инвертор - к входу D триггеров памяти, второй выход формирователя подключен к счетным входам триггеров памяти, выходы которых подключены к управляющим входам коммутатора и являются выходами устройства, входы К триггеров памяти подключены к логическому нулю, а выходы коммутатора подключены к одним входам дешифраторов, другие входы которых и информационные входы коммутатора подключены к выходам счетчика, а выходы дешифратора - к входам установки нуля триггеров памяти, кроме того, вход счетчика подключен к источнику этсшонных импульсов. Источники информации, принятые во внимание при экспертизе 1. Патент Франции № 2192305, кл. G 01 Р 3/54. Изобретения за рубежом , вып. 25, бюл, № 6, 1974. 2.-Авторское свидетельство СССР № 414567, кл. G 04 Р 11/08, 1972. f,