Функциональный генератор Советский патент 1980 года по МПК G06G7/26 

1

Изобретение относится к области вычислительнрй техники и может быть использовано для воспроизведения функций времени в аналоговых моделях и в задающих устройствах аналоговых 5 и аналого-цифровых программных систем автоматическогоуправления и регулирования.

Известен функциональный генера- . Ю тор, содержащий генератор импульсов, выход которого через делитель частоты соединен со входом реверсивного счетчика, разрядные выходы которого соединены со входами преобра- 15 зователя код-напряжение, выход которого соединен непосредственно с первой схемой совпадения и через анало-, говый инвертор со второй схемой совпадения l . Дешифратор обеспечивает 20 коммутацию схем совпадения, выходы которых подключены -к сумматору, а также выбор коэффициента деления делителя частоты, т.е. изменение угла наклона генерируемого напряжения. К 75 недостаткам этого устройства относится невозможность получения участков с нулевой производной U(t) const в течение длительного (боjee максимального времени переX, . . , ;. .

полнения делителя частоты) интервала.

Наиболее близким техническим решением к изобретению является функциональный генератор 2, который содержит дешифратор, делитель частоты, информационный вход которого подключен к выходу генератора импульсов , цифровой блок памяти, кольцевой регистр сдвига, элементы ИЛИ и И и последовательно включенные реверсивный счетчик, цифроаналоговый преобразователь (ЦАП) и интегратор, выход которого является выходом функционального генератора, а управляквдие входы соединены с соответствующими выходами цифрового блока памяти и потенциальными входами элементов И группы элементов И, импульсные входы и выходы которых подключены соответственно к выходу элемента задержки и к соответствующим установочным входам делителя частоты. Выход делителя частоты подсоединен к импульсным входам двух элементов И, потенциальные входы и выходы которых подключены соответственно к выходам триггера реверса и ко входам сложения и вычитания реверсивного счетчика. Выходы кольцевого регистра сдвига подсоеди нены к соответствующим входам цифрового блока памяти. Однако это устройство не позволя ет воспроизводить участки с нулевой производной, генерировать функции с несколькими экстремумами за перио и генерировать несимметричные -относительно экстремумовфункции. Целью изобретения является расши рение класса воспроизводимых генера тором функций. Эта цель достигается тгем, что пр ложенный функциональный генератор с держит блок временных задержек и ан логовый блок памяти, вход которого соединен с выходом интегратора, а выход подключен к одному из входов первого элемента ИЛИ, подсоединенного выходом ко входу кольцевого рёгистра сдвига, две группы выходов которого подключены к соответствующим группам установочных входов триггера реверса, а третья группа выходов кольцевого регистра сдвига подсоединена к группе входов блока временных задержек, выход которого соединен с другим входом .первого элемента ИЛИ и с одним из входов второго элемента ИЛИ, другой вход и выход которого подключены соответственно к выходу делителя частоты и ко входу элемента задержки. Структурная схема функциональног генератора приведена на чертеже. Функциональный генератор содержи генератор 1 импульсов, делитель 2 частоты, группу элементов И 3, элемент ИЛИ 4, элемент 5 задержки, цифровой блок б памяти, кольцевой регистр 7 сдвига, блок 8 временных задержек, триггер 9 реверса,элемент ИЛИ 10, элементы И 11 и 12, реверсив ный счетчик 13 ЦАП 14, интегратор 15 и аналоговый блок 16 памяти. Аналоговый блок 16 памяти содержи амплитудно-импульсные компараторы 17 и элемент ИЛИ 18. Функциональный генератор обеспечивает работу в трех режимах и работает следующим образом. 1. Генерирование участков с Импульсы переполнения делителя 2 частоты поступают через элемент И 11 на сложение Б счетчике 13.Чере время, определенное элементом задержки 5, эти импульсы разрешают, перепись кода блока 6 через элементы И 3 в делитель 2 частоты, обеспе чи1ая тем самым требуемый коэффициент деления последнего. Код в счетчике 13 линейно увеличивается во в ремени. Ступенчато-линейно изменяе ся, выходное напряжение преобразовагеля 14, а интегратор 15 сглаживает эти ступени. Процесс линейного возрастания иц„„; продолжается до момента достижения равенства Uвы)J-I (и - ордината первого узла аппроксимации) , когда срабатывает компаратор 17 блока 16, настроенный на напряжение U.. Выходной импульс блока 16 через элемент ИЛИ 10 поступает на вход регистра 7, вызывая тем самым появление сигнала на выходе этого регистра. Этим сигналом из блока б извлекается новое значение кода, определяющее наклон Ugbix. и втором участке аппроксимации. Задержанный импульс переполнения делителя 2 частоты разрешает перепись нового значения кода блока б в делитель.2 частоты, и начиная с этого момента изменяется частота следования импульсов, поступающих на вход счетчика 13, т.е. угол наклона и Bbix. 2. Генерирование участков с При очередн&м срабатывании блока 16 сигнал появляется на одном из Р,...,Рр, выходов регистра 7, и триггер 9 реверса по соответствующему Кд,...,Rn входу устанавливаетт.е. импульсы ся в состояние переполнения делителя 2 частоты поступают теперь через открытый элемент 12 на вычитающий вход счетчика 13. Напряжение и,, линейно убывает. Переход на участок с п О осуществляется при появлении сигнала на одном из д.,...,Яп выходов регистра 7, когда триггер 9 реверса устанавливается в состояние 1. 3. Генерирование участков с d и вмх ,-, Tt ° При очередном срабатывании блока 16 сигнал появляется на одном из j ,...,JP выходов регистра 7, которые не подключены ко входам блока 6, и поступает на блок 8 временных задержек, с выхода которого сигнал на время длительности участка . еых. Q блокирует по управляющему входу поступление импульсов генератора 1 на делитель,2 частоты. По окончании блокирующего потенциала на выходе блока 8 временных задержек через. э.лемент ИЛИ 10 сигнал поступает на регистр 7,вызывая появ.ление сигнала на {j , . . ., Jr )+1 ом Выходе последнего, из блока 6 извл:екается новое значение кода. Задержанный элементом 5 задержки сигнал блока 8 разрешает перепись нового значения кода в делитель 2 частоты. Количество генерируемых участков определяется разрядностью регистра