Интегратор Советский патент 1980 года по МПК G06G7/18 

(54) ИНТЕГРАТОР

Изобретение относится к области автоматики и предназначено для умень шения статических ошибок систем авто матического управления инерционными объектами. Известны интеграторы, содержащие последовательно соединенные аналоговый интегратор, компаратор, реверсивный счетчик импульсов, и цифроаналоговый преобразователь Щ. Недостатком таких интеграторов является низкая помехоустойчивость, поскольку сбои счетчика под дейстB ieM помех и перерывов в подаче питания приводят к разрушению информации, накопленной интегратором. Известны также интеграторы, в которые вводится контур восстановления -информации с блоком аналоговой памяти, обеспечивающий возвращение счетч ка в состояние, прёда1ествовавшеё сбою, за счет перехода интегратора в режим слежения за выходным напряжением блока аналоговой памяти {2,|3 При использовании таких интеграто ров в системах автоматического ynfiaB ления для повышения статической точнбсти систем часто возникают трудйЬс ти, связанные с обеспечением устойчивости и необходимого качества переходных процессов. Этот недостаток устранен в интеграторе 4, при перемене знака напряжения на его входе осуществляется быстрый сброс интегратора в нулевое положение. Это достигается с помощью дополнительного контура, содержащего послёдовательно включенные релейный элемент, дифференцирующ5по цепь, инвертор, схему ИЛИ и ждущий мультивибратор, который при .изменении знака входного напряжения переводит интегратор в режим записи нулевых начальных условий, в результате достигается существенное уменьшение эквивалентного фазового сдвига, вносимого интегратором, что, в свою очередь, способствует улучшению динамическиххарактеристик систем автоматического управления с такими интеграторами. Этотинтегратор, являясь наиболее близким к предложенному по конструктивнБпл признакам и выполняемым функциям, имеет ряд недостатков. Во-первых, введение дифференцирующей цепи и ждущего мультивибратора снижает помехоустойчивость интегратора, поскольку эти устройства восприимчивы к импульсным помехам. В

результате возможен случайный сброс интегратора в нулевое состояние под действием помех. При этом восстановление информации оказывается невозможньом вследствие того, что в блок аналоговой памяти запйсывается нулевое/напряжение начальных условий.

Во-вторых, в известном интеграторе списывание выходного напряжения при перемене знака входного сигнала осуществляется путём записи нулевых начальных условий через блок аналоговой памяти, что требует сравнитель но большого времени из-за инерционно|ти блока аналоговой памяти. В результате при больших скоростях изменения входного сигнала возникает заметное запаздывание, ухудшающее динамику систем автоматического управления.

Целью предлагаемого изобретения является повышение быстродействия интегратора в режиме согласования знаков и помехоустойчивости.

Эта цель достигается за счет того, в интегратор, содержащий последовательно соединенные преобразователь напряжёние-частота, первый вход которого является входом аналогцифрового интегратора, триггер управления, реверсивный счетчик импуль- сов и цифроаналоговый преобразователь , выходом подключенный к первому входу блока аналоговой памяти, выход которого является выходом аналого-цифрового интегратора, блок сранения, входы которого соединены соответственно, с выходом блока аналогово памяти и выходом цифроаналогового преобразователя, а выход через размыкающие контакты ключа подключен к второму входу преобразователя напряжение-частота, и релейный элемент, введены элемент сложения по модулю два, элемент запрета и трехпозиционный переключатель, входы которого подключены к источникам токов противоположной полярности, первый и второй управляющие входы - к выходам триггера управления, а выход . трехпозиционного переключателя соединен со вторым входом блока аналоговой памяти, управляющий вход которого подключен к выходу элемента запрета, первый вход элемента запре, та соединен с выходом блока сравнения, связанным с запрещающими входами триггера управления, второй вход подключен к. выходу элемента сложейия по модулю два, соединенному с управляющим входом ключа, с шиной установки нулевого состояния реверсивного счетчика импульсов и третьим управляющим входом трехпозиционного переключателя, а входы .элемента сложения по модулю два соединены соответственно с одним из выходов триггера управления и через .релейный элемент - с выходом блока аналоговой памяти.

На чертеже представлена блок-схема предлагаемого интегратора.

Интегратор содержит последовательно соединенные преобразователь 1 напряжение-частота с основным 2 и дополнительным 3 входами и двумя выходами 4, 5, триггер управления б с запрещающими входами 7, 8, реверсивный счетчик импульсов 9 с логическим элементом ИЛИ 10 на счет-ном входе 11, шиной 12 установки нулевого,состояния„и шинами реверса 13, 14, цифроаналоговый преобразователь 15, блок 16 аналоговой памяти с интегрирующим усилителем 17, переключателем слежение-хранение

18,управляющий вход которого является управлй Ьщим входом блока аналоговой памяти, исуммирующим входом

19,блок сравнения 2б и ключ 21. В интегратор дополнительно введены релейный элемент 22, элементы сложение по модулю два 23 и запрета 24, трехпозиционный переключатель 25 с входами 26,. 27, тремя управляющими входами 28, 29, 30 и выходом 31. Релейный элемент 22 соединен по вход с выходом блока Дб аналоговой памяти, а выход релейного элемента 22 подключен к одному из входов элемента 23 сложение по модулю два, другой вход которого соединен с выходом триггера управления б. Третий управляющий вход 30 переключател 25 соединен с выходом элемента 23, а .УХОДЫ 26, 27 переключателя 25 подключены к источникам токов 32, 33 противоположной полярности. Триггер управления б соединен по выходам также с управляющими входами 28, 29 трехпозиционного переключателя 25, в состав которого входятдва элемента И 34, 35 и аналогрвь е кличи 36 и 37. Выход переключателя 25 соединен с входом 19 блока аналоговой памяти 16 Переключатель слежение-хранение 18 этого блока по цепи управления соединен с выходом элемента запрета 24, запрещающий вход которого подключен

к выходу элемента 23, а другой вход соединен с выходом блока сравнения

20,соединенным также с входами 7, 8 триггера управления 6.

Работа интегратора происходит следующим образом.

В исходном состоянии при отсутствии входного напряжения () преобразователь 1 напряжение-частота находится в заторможенном состоянии и напряжения на выходах цифро-аналогового преобразователя 15 (ица ) и блока 16 аналоговой памяти ( ) равны нулю. При этом триггеры управления 6 и релейнь1й элемент 22 находятся в сргласова1нных состояниях, что соответствует одинаковым сигналам на входах элемента 23. Поэтому выходной сигнал этого элемента равен нулю. БЛОК сравнения 20 через

замкнутый ктаоч 21 и находящийся в разблокированном состоянии элемент запрета 24 соединен с дополнительным входом 3 преобразователя 1 и управляющим входом переключателя 18 блока аналоговой памяти 1G,

При равенстве напряжений Ug, и блок сравнения 20 находится в нулевом положении, а потоьту на входах . 7, 8 триггера управления б отсутствуют запрещающие сигналы и выходы преобразователя 1 соединены с управляющими входами триггера управления б.

Независимо от состояния триггера управления б элементы И 34, 35, входящие в состав трехпозиционного переключателя 25, формируют на выходах нулевые логические сигналы, благодар чему аналоговые ключи 36, 37 находятся в непроводящем состоянии и переключатель 25 отключает оба источника1 тока 32, 33 от суммирующего входа 19 блока 16, который при отсутствии сигнала на управляющем входе переключателя 18 работает в режиме слежения за напряже.нием ицал Таким образом, в исходном состоянии аналого-цифровой интегратор подготовлен к интегрированию входного напряжения UeПри подаче входного сигнала (Uj,j(40 преобразователь 1 напряжение-частота переходит в режим автоколебаний, причем в зависимости от знака на одном из его выходов 4 или 5 возникаю импульсы, устанавливающие триггер управления 6 в состояние, при котором реверсивный счетчик 9 настраивается на сложение или вычитание импульсов, поступающих на его счетный .вход 11 через элемент ИЛИ 10 с соответствующего выхода преобразователя 1 В зависимости от того, что происходитс триггером управления 5 при подаче сигнала UBX возможны два случая. Если состояние триггера 6 не изменяется (первый случай),на выходе элемента 23 действует нулевой сигнал и, еле-, довательно, ключ 21, элемент эапрета 24, переключатель 25 и блок 16 аналоговой памяти остаются в исходном состоянии. В этом случае счетчик 9 фиксирует выходные импульсы преобразователя 1, и схема работает в режиме интегрирования -входного напряжения Ug. При этом блок 16 аналоговой памяти отслеживает выходное напряжение цифроаналогового преобразователя 15 так, что разность сигналов на входах блока сравнения 20 лежит в пределах его зоны нечувствительности , Поэтому на выходе блока 20 действует нулевой сигнал, не запрещающий прохождение импульсов на входы триггера управления 6 и не оказывающий влияния на работу преобразователя 1 напряжение-частота.

Когда при подаче иB7t триггер управления 6 переходит в противополож- ,

ное состояние (.второй случай), воз1никает несоответствие логических сигналов на входах элемента 23 сложения по модулю два и на выходе элемента 23 появляется единичный логический, сигнал. По этому сигналу ключ 21 размыкается, а элемент запрета 24 блокируется по .запрещающему входу. Поэтому блок сравнения 20 отключает от дополнительного входа 3 преобразователя 1 и от цепи управ ления переключателя слежение-хранение 18, благодаря чему блок 16 ос тается в режиме слежения.

Под действием единичного выходного сигнала элемента 23, поступающего на шину 12 установки нуля, реверсивный счетчик 9 удерживается в положении, соответствующем нулевому напряжению на выходе цифроаналоговог преобразователя 15 несмотря на наличие импульсов на счетном входе 11.

В то же время на выходе одного из элементов И 34 или 35 трехпозиционного переключателя 25 под действием единичных логических сигналов на соответствующем выходе триггера упра лёния б и элемента 23 возникает единичный логический сигнал, в результате чего один из аналоговых ключей 36 или 37 подключает источник тока надлежащей полярности к суммирующему -входу 19-блока 16 аналоговой памяти. Это вызывает изменение выходного напряжения интегратораUBW, которое, проходя через нуль, изменяет знак и переключает релейный элемент 22 в положение, при котором вновь возникает, соответствие логических сигналов на входах элемента 23. На выходе элемента 23 восстанавливается нулевой логический сигнал, и источни тока отключается от блока аналоговой памяти.

Время подключения соответствующего источника тока к блоку 16 определяется лишь суммарной задержкой переключения релейного элемента 22, элемента 23 и трехпозиционного переключателя 25 и при использовании обычных интегральных схем на несколько порядков меньше постоянной времени блока аналоговой памяти в режиме слежения. Поэтому выходное

напряжение интегратора и вых время остается практически равным нулю. Таким образом, если при подаче входного напряжения происходит опрокидывание триггера управления 6, то в схеме осуществляется переключение релейного элемента 22, после чего интегратор переходит- в состояние, аналогичное рассмотренному в первом случае. После этого осуществляется интегрирование входного напряжения , причем при неиз74 |менном знаке выходное напряжение определяется выражением . йт45Лх где Т - постоянная интегрирования, i - текущее время, т. е. процесс протекает. так же, как в обычных аналого-цифровых интеграторах. При.;иэменении знака входного напряжения UgTt происходит опрокйдыЕ ание триггера управления б. ЭлеМ(ант 23 выявляет несоответствие знаков сигналов на выходе триггера управления б и релейного элемента 22, т.е различие знаков напряжений на входе и выходе интегратора. На выходе элемента 23 появляется единичный логи ческий сигнал, и интегратор переходит в режим согласования знаков ,„.„ входн6го и выходного напряжений. Под действием логической единицы на шине 12 счетчик 9 устанавливается в положение, при .котором напряжение на выходе цифроаналогового преобразователя 15 становится равннм нулю. Блок 16 отрабатывает нулевое напряжение цифроаналогового преобразователя 15. Одновременно через трехпози.ционНый переключатель 25 к его суммирующему входу подключается источник тока 32 или 33 йолярНее ь1о7 ой| ед®1яёмой триггером управления 6, т. е. в конечном счете знаков напряжения UBXПоэтому ис.точник тока воздействует на блок памяти 16 в том же направлении, что и перепад выходного напряжения цифроаналогового преобразователя 15, благодаря чему достигае ся существенное повышение быстродействия блока аналоговой памяти в р жиме отработки нулевого напряжения цифроаналогового преобразователя 15. В момент, когда напряжение на внходе блока16 изменяет знак, происходи опрокидывание релейного элемента 22 и на выходе элемента 23 устанавливаетсяГнулевой логический сигнал, озна чающий окончание режима согласования знаков входного и выходного напряжений интегратора. При этом выходное напряжение практически равно нулю и после окончания режима согласования знаков начинается прО.H 4ri V- --- -. -- f - -- - цесс интегрирования входного напряже ния Ugx с нулевыми начальными усилиями, благодаря чему достигается сущест . венное уменьшение эквивалентного фа.з вого сдвига, вносимого интегратором. Таким образом, при изменении знак входного напряжения Ue и опрокидывания триггера управления 6 интеграто переходит в режим согласования знаков в процессе которого выходное напряже ниё Ugbix скачком принимает практически нулевое значение, а релейный элемент 22 устанавливается в соответствии с 1;срстбянйем триггера управления.5.; Эт обеспё-чйваётся следящим контуром сог а ласования знаков, образованным логическим элементом 23, реверсивным счетчиком импульсов 9, .цифроаналоговым преобразователем 15, блоком 16 аналоговой памяти и релейньм элементом 22. При этом для повышения быстродействия схемы в режиме согласования знаков на вход инерционного звена (блока аналоговой памяти) казанного контура с помощью трехпозиционного переключателя 25 подается дополнительный релейный сигна.л управления, формирующий переходный процесс вблизи установившегося (нулевого) -значения. Благодаря отсутствию дифференЙирующей цепи и ждущего мультивибратора контур согласования знаков отличается высокой помехоустойчивостью и легко реализуется на интегральных схемах, что улучшает технологичность интегратора. Рассмотрим теперь работу интегратора при случайных сбоях счетчика 12, связанных, например, с воздействием помех или перерывов в подаче питания. Поскольку напряжение . на выходе блока аналоговой памяти 16 при сбое счетчика сохраняется неизменным, элемент 23 остается в выключенном состоянии, поэтому ключ 21 замкнут и элемент запрета 24 разблокирован. При сбое счетчика 9 и возникновении разности напряжений ивыхи Uqan/ превышающей порог срабатывания блока сравнения 20, на выходе этого блока появляетс я единичный сигнал, блокирующий входы триггера управления 6. Сигнал с выхода блока 20 через элемент 24 размыкает переключатель слежение-тхранение 18, и блок аналоговой памяти 16 переходит в режим хранения, поддерживая на выходе интегратора напряжение ь , предшествовавшее сбою. Одновре1 енно выходной сигнал блока сравнения 20 поступает на дополнительный вход 3 преобразователя 1 напряжение-частота, в результате чего на одном из его выходов формируются импульсы ВЫСОКОЙ частоты, поступающие через элемеНт ИЛИ 10 на счетный вход 11 счетчика 9, При этом триггер управления б сохраняет исходное состояние,- так как на, его запрещающихвходах 7, 8 действует единичный сигнал с выхода блока сравнения 20. В результате под действием. счетных импульсов выходНое напряжение цифроаналогового преобразователя 15 изменйется до тех пор, пока разность УВЫХ - Unon становится меньше порога отпускания блока сравнения 20. Это приводит к исчезновению сигнала на дополнительном входе 3 преобразователи 1 и окончанию процесса восстано.вления информации в интеграторе. Отсюда ясно, что благодаря блокированию триггера управления б выходным сигналом блока сравнения 20 в процессе восстановления информации триггер управления б и релейный элемент 22 остаются в согласова ных положениях. Поэтому сигналы на входах элемента 23 одинаковы, и контур согласования знаков не влияе на работу схемы в режиме восстановл ния. Таким образом, по сравнению с и вестными предлагаемый аналого-цифро вой интегратор с восстановлением информации при случайных сбоях счет чика и с контуром согласования знаков входного и выходного напряжений. благодаря введенным а него элементам и связям обладает повышен ной помехоустойчивостью, более высоким быстродействием в режиме согласования знаков и лучшей технологичностью. За счет принятого метода повышен помехоустойчивости -интегратора отпа дает необходимость применения специальных экранов, помехоподавляющих фильтров и других сложных в конструктивном и технологическом отношениях средств защиты от помбх. Что касается повышения быстродействия интегратора в режиме согласования знаков входного и выходного напряжений, то следует отметить, что в предложенном устройстве согласование знаков происходит за время практически на порядок мён ше, чем в известном устройстве. Это достигается благодаря тому, что в .схеме обеспечивается оптимальный по быстродействию процесс сброса блока аналоговой памяти в нулевое положеаие, в то время как в известных интеграторах этот процесс носит апери дический характер. Формула изобретения Интегратор, содержащий последовательно соединенные преобразовател напряжение-частота, первый вход которого является входом интегр атора. триггер управления, реверсивный счетчик импульсов, цифроаналоговый преобразователь выходом подключенный к первому входу блока аналоговой памяти, выход которого является выходом интегратора, блок сравнения, входы которого соединены соответственно с выходом блока аналоговой памяти и вь1ходом цифроаналогового преобразователя, а выход через размыкающие контакты ключа подключен к второму входу преобразователя напряжение-частота, и релейный элемент, о т л и :чаюгщийся тем, что, с целью повышения быстродействия в режиме согласования знаков и помехоустойчивости, в него введены элемент сложения по модулю два,элемент запрета и трехпозиционный переключатель,входы которого подключении к источникам токов противоположной .полярности, первый и второй управляющие входы - к выходам триггера управления, а выход трехпозиционного переключателя соединен со вторым входом блока аналоговой памяти, управляющий вход которого подключен к выходу элемента запрета, первый вход элемента .запрета соединен с выходом блока сравнения, связанй Ый с запрещакяцими входами триггера управления/ второй вход подключен к выходу элемента сложения по модулю два, соединенному с управляющим входом ключа, с шиной установки нулевого состояния реверсивного счетчика импульсов и третьим управляющим входом трехпозиционного переключателя, а входы элемента сложения по модулю два соединены соответственно с одним из выходов триггера управления и через релейный элемент - с выхс дом блока аналоговой памяти. Источники информации, п Тинятые во внимание при экспертизе 1.Патент США № 3783392, кл. G Об G 7/18, 1975. 2.Авторское свидетельство СССР 507872, кл. G Об G 7/18, 1976. 3.Заявка ФРГ № 2317821, кл. G 11 С 27/00, 1975. 4.Авторское свидетельство СССР по заявке 2490190,кл.С Об G 7/18, 1977 (прототип).