Аналого-цифровой интегратор Советский патент 1981 года по МПК G06G7/186 

(54) АНАЛОГО-ЦИФРОВОЙ ИНТЕГРАТОР

1

, Изобретение относитея к автоматике, предназначено для формирования .напряжения, пропорционального интег-, ралу от входного сигнала и может использоваться в системах автоматического управления различных технологических процессов и объектов, когда требуются большие постоянные интегрирования.

Известны устройства для интегрирования, содержадие реверсивный счетчик импульсов, цифро-аналоговый преобразователь и преобразователь напряжение - частота, выполненный на основе аналогового интегратора и компа- ; ратора 11.

Однако вследствие сбоев счетчика под действием случайных помех и перерывов в подаче питания происходит разрушение информации, накопленной йнтегра тором, что может приводить к аварийным последствиям.

Наиболее близким по технической сущности к предлагаемому -является аналого-цифровой интегратор, содержащий последовательно включенные преобразователь напряжение частота реверсивный счетчик импульсов и цифроаналоговый преобразователь с выходным сумматором, второй вход которого подключен к выходу.аналогового интегратора, и контур восстановления информации, состоящий из последова- тельно включенных блоков слеженияхранения, сравнения, выявления моду ля и логическое схемы управления режимом работы блока слежения-хранения .

10

Недостатком известного аналогоцифрового интегратора является наличие погрешности интегрирования, свяванной с неравенством квантов напряжений на выходах аналогового интег15ратора и цифро-аналогового преобразователя. Это обусловлено как погрешностями цифро-аналогового преобразователя, в частности, непосредством его шага квантования, так и не20точностью релейных элементов в преобразователе напряжение - частота, осуществляющих квантование интеграла входного Сигнала. В результате, в моменты, сброса аналогового интегра25тора (в точках квантования) возникают скачки напряжения на выходе интегратора, которые сохраняются в течение периода работы преобразователя напряжение - частота, что снижает точность интегрирования.

30

Цель изобретения - повышение точности интегрирования.

Поставленная цель достигается тем ;что в интегратор, содержащий последовательно соединенные аналоговый интегратор, компаратор, реверсивный счетчик импульсов, цифроаналоговый преобразователь и сумматор, вход ко торого через управляемый ключ подключей к выходу аналогового интегратора, а выход - к первому входу пёрвой схемы сравнения и первому входу переключателя, вторым входом соединенного со входом задания начальных условий аналого-цифрового интегратор а выходом - с входом первого блока слежения-хранения, выход которого подключен, к второму входу первой схемы.сравнения, выходом соединенной с последовательно включен шми первым блоком ВЕдделеиия модуля и перпым логическим элементом И-НЕ, введены второй блок слежения-хранения, втора схема сравнения, второй блок выявления модуля, логический элемент сложения по модулю два, рторой логический элемент И-НЕ и .логический элемент и,: входы которого соединены со. ответственно с вьзходами первого и второго логических элементов И-НЕ, а выход подключен к управляющему вко ду первого блока слежения-хранения, входаа второй схемы сравнения и второго блока слежения-хранения подключены к выходу первого блока слежения-хранения и выходу сумматора, выход второй схемы сравнения через втсу рой блок выделения модуля подключен к. первому входу логического элемента сложение по модулю два, второй вход которого соединен с выходом первого блока выделения модуля, а выход подключен к первому входу второго яогического элемента И-НЕ, второй вход которого подключен к источнику управляюще1чэ напряжения, и управляющему входу вт.орого блока слежения-хранения, выход которого создинен с входом сумматора.

На фиг, 1 представлена блок-схема аналого-цифрового интегратора; на фиг. 2 - временные диаграммы изменения напряжения на выходе интегратора при работе в режиме интегрирования. Аналого-цифровой интегратор содержит преобразователь 1 напряжение частота, построенный на аналоговом интеграторе 2с цепью сброса в нулевое состояние 3 и компараторе 4;реве сивный, счетчик импульсов 5 Со счетным входом б и входами 7 и 8 управления реверсом, соединенными с импульсным и потенциальными выходами схемы 4 сравнения; цифро-аналоговый преобразователь 9, соединенный с сумматором 10, к другому входу сумматора через резисторы 11 и 12 и управляемый ключ на транзисторе 13, подключенный к импульсному выходу

схемы 4 сравнения через согласующую цепь 14, подсоединен ангшоговый интегратор 2. Выход сумматора 10 подключен к входу 15 переключателя 16, другой вход 17 которого соединен с входом задания начальных условий V, а управляющий вход 18 связан с .выходом управления записи начгшьиьЬс Условий Vy. Выход переключателя 16 подключенк входу блока слеженияхранения; 19, содержащего усилитель 20, запоминающий конденсатор 21, нетоковый повторитель 22 на полевом транзисторе и переключатель 23 режима работа слежеиие-храненио. Блок 23 слежение-хранение подключен к схеме 24 сравнения, к другому входу которой подключен выход сумматора 10 ЕМХОД схемл 24 сравнения через резистор 25 подключен к сум всрующему входу аналогового интегратора 2 и через блок 26 шзделения модуля и логический элемент 27 ИтНЕ к управляющему рходу перевкшзчателя 23 режимЬв слежение-хранение. Интегратор содержит также второй блок 28 слеженияхранения с усилителем 29, запоминающим конденсатором 30, истоковым повторителем 31 на полевом транзисторе и ключом 32 выбора режима слежениехранение, логический элемент 32 И и последовательно соединенные схема 34 сравнения, блок 35 вьщеления модуля, логический элемент 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и элемент 37 И-НЕ. На входе усилителя 2& включены резисторы 38 и 39, с погфзщью которых обеспечивается суммирование сигналов на входе блока 28 Слежения-хранения. Входы блока 28 и схемы 34 сравнения соединены с выходамш сумматора 10 и первого блока 19 слежения-хранения а выходы указанных блоков подключены к входу сумматора 10 и входу второго -блока 35 выделения модуля, котоЕйзй логический элемент 36 СЛОЖШИЕ ПО МОдаЩ) ДВА подключен к цепи управления клю.ча 32 выбора режима блока 28 слежение-хранеиие и одного из входов элемента 37 И-НЕ. Другие входы элементов 37 и 36 соединены соответственно с входом упргшления записью-начальных условий Vy и выходом блока 26 шюеления модуля йлход элемента 37 соединен с входом скема 33 И, другой вход Которой подключен к элементу 27 И-НЕ.

Для ан ого-цйф ового интегратора .характерны два основных режима рабо-ты - интегрисюва««е и запись начальных условий. режима осуществля ется с помощью переключателя 16 по сигналу V,. /

Работа Устройства в режиме интегрирования (сигнал Vy имеет единичное значение, и переключатель 16 находится в положении, при котором на вход блока 19 слежения-хранеийя подключен выходной сигнал сумматора 0) fipoHсходит следующим образом. При наличии входного сигнала Vjy преобразователь 1 напряжение частота генерирует импульсы с частотой, пропорциональной VBX При эт в зависимости от знака V.а потенцисшьных выходах компаратора 4, сое диненных с входами 7 и 8 управления реверсом счетчика 5, устанавливаютс напряжения, настраивающие счетчик н сложение или вычитание импульсов на его счетном входе б. Кодовые комбинации, возникающие в счетчике, преобр.азуются цифроаналоговым преобразователем 9 в сигнал, поступающий на вход сумматора 10. Появление импульсов на счетном входе -6 счетчика 5 происходит в моменты времени когда Напряжение на выходе аналогового интегратора 2 достигает; уровня срабатывания схемы 4 сравнения, пос чего под действием выходного сигнал компаратора осуществляется быстрый сброс (разряд емкости) аналогового интегратора 2. В результате интегратор выключается, и процесс заряда емкости под действием сигнала Vgy повторяется. Поэтому за каждый период работы преобразователя 1 с помощью компаратора 4 фиксируется величина и знак приращения интеграла входного напряжения Vgx, т.е. в схеме осуществляется квантование интеграла входного напряжения Vg по уровню. Приращение интеграла накапливает ся в реверсивном счетчике 5 и преобразуется в электрическое напряжение с помощью цифроангиюгового преобразователя 9. При надлежащем выбо уровней переключения компаратора 4 масштаба, дифроаношогового преобразователя 9 и сопротивлений на входа сумматора 10 должно обеспечиваться равенство между приращениями интеграла входного сигнала на выходе аналогового интегратора 2 и квантом напряжения на выходе дифроаналогового преобразователя 9. В этом случ на выходе сумматора 10 формируется напряжение, пропорционгиуьное интегралу от входного сигнала / приче погрешность дискретности такого аналого-цифрового интегратора при постоянном шаге квантования цифроаналогового преобразователя 9 должн быть равна нулю. Поскольку время сброса аналогового интегратора 2 имеет конечное значение, для предот вращения всплесков напряжения на вы ходе сумматора 10 в интервалах сбро са интегратора 2 в схемепредусмот рен транзисторный ключ 13. Этот клю под действием счетного импульса, поступакнцего на базу транзистора 13 через согласукнцую цепь 14, открывае ся и отключает сумматор 10 от анапогового интегратора 2 на время разряда его емкости. При нормальной работе цифроанало- гового интегратора (сбоев счетчика 5) скорость отработки блока 19 слежения.-хранения превышает максимальную скорость изменения выходного напряжения сумматора 10. Поэтому выходное напряжение р блока 19 практически равно напряжению Vgj jj cyMMaтора 10 (переключатель 23 замкнут) и схемы 24 и 34 сравнения находятся в нулевых состояниях (их выходные напряжения равны нулю). Соответственно равны нулю и выходные напряжения Vjg, блоков 26 и 35 выделения модулей, а потому выходной сигнал элемента 36 СЛОЖЕНИЕ Щ МОДУЛЮ ДВА, на входы которого поступают сигналы 2в ЗУ f также равен нулю. При .этом переключатель 32 режима работы второго блока 28 слежения-хранения разомкнут и этот блок находится в режиме хранения. В то же время первый блок 19 слежения-хранения работает в режиме слежения, поскольку переключатель 23 выбора режима его работы удерживается в замкнутом положении (выходной сигнал элемента 33 И равен единице, так как на входах этого элемента действуют единичные логические сигналы с выходов элементов 37 и 27 И-НЕ. Следовательно, в режиме интегрирования, когда V V. , блок 19 слежений-хранения находится в режиме слежения и не оказывает влияния на работу аналого-цифрового интегратора. В действительности из-за погрешностей цифроаналогового преобразователя 9 и непостоянства его шага квантования в реальном интеграторе невозможно обеспечить эквивалентность приращений (квантов) напряжений на выходах аналогового интегратора 2 и цифроаналогового преобразователя 9. В результате, аналоговый интегратор не дает полного сглаживания выходного сигнсша аналого-цифрового интегратора и в моменты фиксации квантов интег-рала возникают скачки напряжения на выходе сумматора. Как видно из временных диаграмм (пунктирная линия на фиг. 2), зависимость напряжения на выходе устройства при интегрировании напряжения Vgy Const отличается от линейной, несмотря на наличие сглаживающего напряжения, поступающего на вход сумматора 10 с аналогового интегратора 2., . При возникновении скачков напряжения на выходе сумматора 10 из-за запаздывания блока 19 слежения-хранения на входах схем 24 и 34 сравнения возникает сяиибка. Эта ошибка превышает порог включения блока 34, .что приводит к появлению сигналов на выходах этого блока и выявителя

135 модуля. В то же время блок 24 остается в нулевом положении за счет соответствующего выбора его зоны нечувствительности. Это приводит к несоответствию сигналов на входах элемента 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, в результате чего на его выходе воз никает единичный логический, сигнал, под действием которого происходит замыкание ключа 32 выбора режима и переход блока 28 слежения-хранения в режим слежения.

Одновременно под действием нулевого сигнала с выхода элемент 37 И-НЕ элемент 33 И переходит в нулевое положение, благодаря чему ключ 23 выбора режима размыкается и первый блок 19 .слежения-хранения переходит в режим хранения. В этом режиме на выходе блока 19 по.ццерживаётся напряжение/ которое существовало на выхо- . де сумматора 10 до момента обновления информации в счетчике 5, т.е. до начала сброса аналогового интегратора 2 в нулевое состояние. Выходное напряжение .блока 19 сравнивается на входах второго блока 28 слеженияхранения с выходным напряжением сумaTopa 19, который при замкнутом переключателе 32 охватывается глубокой отрицательной обратной связью через блок 28. В результате, выходное напряжение сумматора 10 автоматически подстраивается под выходное напряжение У) блока 19 слежения-хранения. При одинаковых сопротивлениях . резисторов 38 и 39 на входах усилителя 29 и достаточно большом коэффициенте усиления блока 29 на его выходе установится такой сигнал Уц, при котором выходное напряжение сумматора 10 практически равно напряжению V-fp (Vgbix 3 выходе блока 28 сформирован корректирующий сигнал VK., устраняющий скачок напряжения на выходе сумматора 10.

В момент времени, когда разность мёясду напряжениями Vgj,|y и У, оказывается в пределах зоны нечувствительности схемы 34 сравнения, этот блок переходит в нулевое состояние. Сигнал на выходе блока 35 выделения модуля также становится равен нулю и на входах элемента 36 СЛОЖЕНИЕ ПО ДВА устанавливаются одинаковые с.-гналы, в результате чего элемент 36 переходит в нулевое сое- тояние. Это вызывает появление единичных сигналов на выходах схемы 37 И-НЕ и схемы 33 И, что приводит к замыканию переключателя 23 и переходу блока 19 слежения-хранения в режим слежения за выходным сигналом сумматора 10. Одновременно под действием нулевого сигнала на выходе элем.ента ,36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА переключатель 32 размыкается ii-. блок 28 переходит в режим хранения сигнала коррекции Уц. Сигнал VK поступаег на доло гтнительный вход сумматора 10 и остается неизменным до появления следующего счетного импульса на входе 6, т.е. до получения очередного кванта интервала от входного напряжения Vg. Если приращение напряжения на выходе цифроаналогового преобразователя 9 на очередном шаге работы интегратора равно с учетом масштабовприращению напряжения на .выходе аналогового интегратора 2, схема 34 сравнения остается в нулево положении и сигнал коррекции сохраняет предыдущее значение. Обновление си гнала коррекции происходит лишь при возникновении ошибки, превышающей ПОРОГ чувствительности схсмы 34 сравнения.

Таким образом, скачки выходного напряжения сугалатора 10, обусловленные погрешностями цифроаналогового преобразователя 9, неточностью резисторов на входах сумматора 10, несогласованностью порогов переключения компаратора 4 с шагом квантования цифроаналО1Ового преобразователя 9 и другими факторами, подавляются с помощью введенного контура сглаживания, который включает в себя второй блок 28 слежения-хранения, логические элементы 33 И, 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, 37 И-НЕ, а также трехпозиционную схему 34 сравнения и блок 35 В1аделения модуля. Этотконтур в моменты обновления информации в счетчике за счет глубокой отрицательной обратной связи, охватыванхцей выходной сумматор, вырабатывает необходимое корректирующее напряжениеи запоминает его до очередного момеита обновления. В .результате зависимость напряжения на выходе сумматора 10 от времени приближения к линейной (сплошная линия на фиг. 2) и погретаность интегратора, связанная с непостоянством шагов квантования и неэквивалентностью приращений напряжений на выходах цифроаналогового преобразователя и аналогового интегратора практически устраняется. В конечном счете достигается повышение точности интегрирования.

Если в процессе интегрирования входного напряжения V происходит сбой счетчика 5, например, из-за случайных помех, при ограниченной скорости слежения блока 19 сигналы на входах схем 24 и 34 сравнения . отличсротся на величину, превышающую их зоны нечувствительности, в результате чего эти блоки переходят во включенные состояния и на выходах схем 26,и 35 выделения модулей появляются единичные сигналы. Лри этом элемент 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА сохраняет нулевое состояние/ переключатель 32 режима 1 азомкнут и блок 28 слежения-хранения .сЯ

в режиме хранения корректирующего сигнала V,. Блок 19 слежения-хранения также устанавливается в режим хранения, поскольку в этом случае на рыходе элемента 33 И под действием нулевого сигнала схемы 27 И-НЕ возникает нулевое сигнал, при котором переключатель 23 режимов раз1ьг кается. Одновременно сигнал с выхода схемы 24 сравнения поступает на вход преобразователя 1 напряжение - частота

через резистор 25 сигнал с выхода схемы 24 поступает на суммирующую точку аналогового интегратора 2), благодаря чему аналого-цифровой интегратор охватывается глубокой отрицательной обратной связью через схему 24 сравнения.

Под действием выходного сигнала схемы 24 преобразователь 1 восстанавливает информацию в счетчике 5, так как подача импульсов на вход 6 осуществляется до тех .пор, пока разность входных напряжений- сумматора 10 и цифроаналогового преобразователя 9 не снижается до величины, при которой происходит выключение схемы 24 сравнения. После этого из-за несоответствия входных сигналов логический элемент 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА устанавливается в единичное состояние, при котором блок -28 слеженияхранения переходит в режим слежения, в то время-как блок 19 слежения-хранения остается в режиме хранения. В результате, выходное напряжение сукматора 10 подстраивается под напряжение на выходе блока 19 слежения-хранения с погрешностью, лежащей в пределах зоны нечувствительности схемы 34 сравнения.

Порог включения схемы 34 сравнения может быть сделан существенно меньше, чем у схемы 24 в известном аналого-цифровом интеграторе (в известном, устройстве минимальная зона нечувствительности схемы сравнения ограничивается указанными погрешностями и лежит обычно в пределах 2-3 шагов квантования). ,

Следовательно благодаря контуру сглаживания восстановление информации производится с более высокой точностью по сравнению с известным.

Работа интегратора в режиме записи начальных условий. В этом случае

V О и переключатель 16 устанавливается в положение, при котором на вход блока 19 слежения-хранения подключен источник задания начальных устовий VP. При этом на выходах элементов 27 и 37 И-НЕ и соответственно элемента 33 И формируются единичные логические сигналы-, переключаteль 23 за1«1кается, блок 19 слеженияхранения переходит в режим слежения и отрабатывает напряжение начальных условий Vo (в течение этого .времени напряжение V должно сохранять нулевое значение). В процессе отработки напряжения VQ в промежутке времени, когда блоки 24 и 34 сравнения находятся, во включенных состояниях (Vgy V(3 ) t на зыходе логического элемента 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА возникает нулевой сигнал, переводящий блок 28 слежения-хранения в режим хранения. Однако в данном случае в отличие от рассмотренного процесса сглаживания блок 19 не переходит в режим хран€;ния, так как при Vj- О на выходе элемента 33 И сохраняется единичный логический сигнал, а сотому напряжение на вы- ходе блока19 продолжает изменяться

и принимает значение VQ . Поскольку корректирующий сигнал Му блока 28 слежения-хранения ограничен, напряжениями на выходахсумматора 10 и блока 19 сохраняется расйогласование, прев лшающее пороги включения

схем 24 и 34 сравнения.Под действием выходного напряжения блока. 24 сравт нения преобразователь 1 напряжение частота воздействует на реверсивный

счетчик так, чтобы устранить рассогласование на.входах схемы 24 сравнения. Как и в pciccMOTpeHHOM случае, когда происходит восстановление информации при сбое счетчика, заполнение счетчика 5 происходит до тех пор,

пока не происходит выключение схемы 24 сравнения, т.е. до момента, когда разность между выходными напряжениями сумматора 10 и блока 19 слеженияхранения не станет меньше порога отпускания схемы 24. Если после выключения 24 сравнения разность указанных напряжений превышает порог включения схемы 34 сравнения, под действием единичного .сигнала с выхода элемента, 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА блок 19 переходит в режим хранения, а блок 28 - в режим слежения, обеспечивая точную подстройку напряжения сумматора 10 в соответствии с заданным напряжением ,j , и следовательно, с напряжением начальных условий VQ. Когда напряжение У ыхравно Vj-,, блок 34 сраБнеккя зыклк-чается, элемент 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВАзрзвращается в нулевое состояние, блок 28 переходит в режим хранения, а блок 19 - в режим слежения, и устройство начинает работать в режиме интегрирования с заданными начальными условиями.

Таким образом, благодаря введенному контуру сглаживания и соответствующим соединениям этого контура с ДРУГИМИ элементами аналого-цифрового интегратора обеспечивается по вышение точности работы интегратора как в режиме эаписи начальных условий, так и в режиме гнгвгрирования-, вклк)чая процесс восстановления информации при случайных сСоях счётчи11Ш. Введение контура сглаживания в аналого-цифровой ин г§гратор повьпяает качественные показатели интегратора, расширяет возможности его применения, упрощает его использование в устройствах дифференцирования медлен но меняющихся сигналов. Дифференцирующие устройства, построенные на основе предлагаемого аналого-цифрового интегратора, обладают улучшенными динамическими характеристиками за счет более высокого коэффициента усиления, которым может обладать усилитель в устройстве сравнения диф ференцируемого сигнала и сигнала обратной связи, формируемого аналого цифровым интегратором. Формула изобретения Анал ого-цифре вой интсгрсатор, .соде Ькащий последовательно соединенные (аналоговый интегратор, компаратор, реверсивный счетчик импульсов, цифро аналоговый преобразователь и сумматор, вход которого через управляемый ключ подключен к выходу аналогового интегратора, а выход - к первому входу первой схемы сравнения и перво му входу переключателя, вторым входом соединенного с входом задания начальных условий аналого-цифрового интегратора, а выходом - с входом первого блока слежения-хранения, вы ход которого подключен к второму вхо первой схемы сравнения, выходом сое диненной с последовательно включенными первым блоком выделения модуля и первым логическим элементом И-НЕ, отличающийся тем, что, с целью повышения точности интегри- . рования, в него введены второй блок слежения-хранения, вторая схема сравнения, второй блок выделения модуля, логический элемент сложения по модулю два, второй логический элемент И-НЕ и логический элемент И, входы которого соединены соответственно с выходами первого и второго логических элементов И-НЕ, а выход подключен к управляющему входу первого блока слежения-хранения, входы второй схемы сравнения и в- срого блока слежения-хранения подключены к выходу первого блока .слеженияхранения и выходу сумматора, выход второй схемы сравнения через второй блок выделения модуля подключен к первому ВХОДУ логического элемента сложение по модулю два, второй вход которого соединен с выходом первого блока выделения модуля, а выход подключен к первому входу второго логического элемента И-НЕ, второй вход которого подключен к источнику управляющего напряжения, и управляющему входу второго блока слеженияхранения, выход которого соединен с входом сумматора. Источники информации, принятые во внимание при экспертизе 1.Патент США 3288627, кл. G 06 G 7/18, 1975. . 2.Авторское свидетельство СССР 507872, кл. G 06 G 7/18, 1973 (прототип).