Устройство для контроля двухпроводных запоминающих матриц Советский патент 1980 года по МПК G11C29/00 

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДВУХПРОВОДНЫХ ЗАПОМИНАЮЩИХ МАТРИЦ

Изобретение относится к запоминающим устройствам и может быть использовано в испытательной аппаратуре для проверки магнитных запоминающих устройств. Одно из известных устройсв предназначено для проверки магнитных запоминающих устройств с совмещенной обмоткой запрета-считывания и содержит согласующи трансформатор, усилитель воспроизведения и формирователи токов выборки. Совмещенные обмотки магнитного запоми нающего устройства включаются по мостовой схеме и подсоединяются ко входу усилителя воспроизведения через согласующий тpaнcфop aтop, к каждой паре совмещенных обмоток, образующих плечи моста, подключается свой формирователь тока выборки l . - Недостатком этого устройства является невозможность проверки двухпроводных матриц. Из известных устройств наиболее близким техническим рещением к данному изобретению является устройство для контроля двухпроводных запоминающих матриц, содержащее блок управления, выходы которого подключены соответственно ко входам блоков выборки запоминающих элементов по каждой-координате и блоку счрггывания информации, выход которого соединен со входом блока управления 2. Недостатками этого устройства являются ненадежность контроля двухпроводных матриц с возвратным разрядным проводок при некоторых видах неисправностей в матрице, а также наличие формирователя полного тока чтения и полутока записи по адресному проводу и отсутствие диодного матричного переключателя для выборки разрядного провода, что увеличивает количество электронного оборудования и усложняет устройство. Цель изобретения - упрощение устройства за счет уменьшения количества электроннмго оборудования и расширение . возможностей устройства при вьгавлении неисправностей двухпроводных запоминающих матриц. Поставленная цель достигается тем, что в устройстве блок сштывания информации содержит дифференциальный усилитель считывания и разделительный трансформатор, каждая из первичных обмоток которого одним выводом соединена с выходом из формирователей полутоков выборк а дряпгим выводом через разделительный элемент подключена к выходу другого формирователя полутоков выборки, а вторичная обмотка разделительного трансформатора одним выводом подключен через ди(|)ференцирующий элемент к перво му входу дифференциального усилителя считывания и другим выводом соединена со вторым входом дифференциального усилителя считывания, параллельно первому и второму входам которого встречно включены элементы с нелинейной вольтамперной характеристикой, третий вход и выход дифференциального усилителя считывания соединены соответственно со входом и выходом блока считывания информации. При этом целозообразнр выполнить бло выборк запоминающихэлементов по каждой ксорйт-гнате содержащим формирователь полу токов выборки, входы которых соединены со BXORavrH блока выборки запоминающих элементов, а выходы со входакш диодно го матричного переключателя, которого соединены с выходами устройств На чертеже изображена блок-схема предложенного устройства. Устройство содержит числовой провод 1, разрядный провод 2, сердечники 3 и 4 указаны на схеме двухпроводной матри цы 5, подключенной ко входам устройств Устройство содержит блоки выборки запокгинающих элементов состоящие из форк ирователей 6 полутоков выборки и диодных матричных переключателей 7с разделительными эле }ентами, например диодами Д1 и Д2 по одной координате и ДЗ и Д4 по другой координате, блок 8 управления и блок считывания информа ции, содержащий дифференциальный усилитель 9 воспроизведения, разделительный трансформатор Тр , разделительные элементы Д5 и Д6, элементы с нелинейной вольтамперной характеристикой, например диоды Д7 и Д8 и дифференцирующий элемент, например конденсатор С, Выходы блока 8 управления подключены соответственно ко входам блоков выборки запоминаюших элементов и входу диффере циального усилителя 9 считывания, выхо которого соединен со входом блока 8 управления. Каждая из первичных обмоток трансформатора Тр ошшм выводом соединена с выходом одного из формирователей 6 полутоков выборки по одной из координат, а другим выводом, через разделительный элемент Д5 (или Д6) подключена к выходу другого формирователя 6 полутоков по той же координате. Вторичная обмотка трансформатора Тр одним выводом подключена через дифференцирующий элемент С к первому входу дифференциалы HotO усилителя 9 считывания и другим выводом соединена со вторь м входом усилителя 9, параллельно первому и второму входам которого встречно включены элементы с нелинейной вольтамперной характеристикой Д6 и Д7. При этом целесообразно входы формирователя 6 полутоков выборки по каждой координате соединить со входами блока выборки запоминаюших электентов, а выходы - со входами диодного матричного переключателя 7, выходы которого соединены с выходами устройства. Устройство работает следующим образом. Блок управления вырабатывает сигналы, возбуждающие формирователи 6 полу токов выборки, подключенные через диодный матричный переключатель 7 к обмоткам 1 и 2, осуществляющие сначала запись, а затем чтение 1, например в сердечнике 3, При записи информации возбуждаются формирователи б полутоков и открываются разделительные элементы Д1 и ДЗ. На сердечнике 3 действует сумма полутоков по двум координатам; и онперемагничивается в состояние 1. При этом на сердечник 4 действует разность полутоков, сердечник 4 своего состояния не меняет. При чтении информации из сердечника 3 направление обоих пояутоков меняется на противоположное. Элементы Д1 и ДЗ запираются, элементы Д2 и Д4 отпираются. На сердечник 3 действует сумма с штывающих полутоков. При этом полуток в обмотке 1 задержан относительно полутока в обмотке 2 на время успокоения переходных процессов от воздейстыгя фронта в обмотке 2 на входе усилителя 9. На сердечник 4 действует разность полутоков, и сердечник 4 состояние не меняет. Считанный с сердечника 3 сигнал через разделительный тpaнcфop faтop ТР, служащий также для подавления синфазной помехи, поступает на дифференцирующий элемент С, служащий для выделения быстро меняюи1.егося на фоне медленно 숫яюшейся помехи от вершины полутока в коорринатном проводе 2. Дифференцированный сигнал с элемента С поступает на вход усилителя 9 считывания. Элементы Д7 и Д8 служат для защиты усилителя 9 с штывания от выбросов на фронтах тока в обмотке 2, Во время появления считанного сигнала элементы Д7 и Д8 заперты. Элементы Д5 и Д6 препятствуют шунтированию возбужденной обмотки 2 невозбужденными обмотками, подключенными к другим первичным обмоткам трансформатора. Если с сердечника 3 считывается сигнал . 1, то блок 8 управления организует запись и чтение в сердечнике 4. Если с сердечника 3 нет сигнала, то блок 8 управле1шя останавливает проверку с инди кацией неисправного сердечншса. . Запись и чтение информации при провер ке сердечника 4 отличается от рассмотре ного случая направлением полутока в обмотке 1. Далее блок 8 управления органи зует проверку остальных сердечников матрицы. Технико-экономические преимущества описываемого устройства заключаются в том что оно позволяет проверять двухпроводны запоминающие кштрицы, один из проводов . которых возвратный и сердечники в которы одинаково ориентированы и расположены на каждом пересечении обоих координатных проводов, и выявляет неисправность.когда раско лоты ил и обойдены прошивкой один, два или более сердечников, независимо от их расположения в матрице, что значительно расширяет возмохшости устройства по сравнению и прототипом. Кроме того, применение диодных матричных переключателей выборки по обоим координатам позволяет сократить количество формирователей полутока{ применение многообмоточных разделительных трансфор - маторов позволяет сократить количество усилителей считывания пропорционально числу первичных обмоток трансформатора, а отсутствие формирователей полного тока выборки также сокращает количество элостронного оборудования по сравнению с прототипом, что значительно упрощает устройство. Формула изобретения 1. Устройство для контроля двухпроводных запоминающих матриц, содержащее блок управления, вьтходь; которого подключены соответственно ко входам блоков выборки запоминающих элементов по каждой координате и блоку считывания информации, выход которого соедини со входом блока управления, отличающееся тец что с целью упрощения устройства, в нем блок считывания информации содержит дифференциал ьны и усилитель считывания и разделительный трансформатор, каждая из первичных обмоток которого одним вы,водом соединена с выходом одного из формирователей полутоков выборки, а другим выводом через разделительный элемент подключена к выходу другого формирователя полутоков выборки, а вторичная обмотка разделительного трансформатора одним выводом подключена через дифференцирующий элемент к первому входу дифференциального усилителя считьгеания и другим выводом соединена со вторым входом дифференциального усилителя считывания, параллельно первому и второму входам которого встречно включены элементы с нелинейной вольтамперной характеристикой, третий вход и выход дифференциального усилителя считывания соединены соответственно со входом и выходом блока считывания информации. 2. Устройство для контроля двухпроводных запоминающих матриц по п.1, отличающееся тем, что в нем по каждой координате содержится формирюватель полу- токов выборки, входы которых соединены со входами блока выборки запоминающих элементов, а выходы - со входами диодного матричного переключателя, выходы которого соединены с выходами устройства. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР М402068, кл. G 11С 29/00, 1971 . 2.Крупский А.А., Татур В.Е. Аппаратура для контроля элементов, узлов и устрюйств памяти ЭЦВМ (отчет), М, 1967, с. 101 (прототип).

У

ч. 141

;

А. Н