Делитель частоты на три Советский патент 1980 года по МПК H03K23/02 

1

Изобретение относится к области электронной дискретной техники и может быть использовано в статических преобразователях электрической , энергии.

Известен делитель частоты на три, содержащий три триггера и шесть элементов И, выходы которызб соединены попарно с входами триггеров, а входы -.с выходами триггеров и выходом и входом формирователя 1.

Недостатком этого делителя частоты на три является его относительно высокая СЛОЖНОСТЬ и связанная с этим пониженная надежность и достоверность функционирования. /

Известен также делитель частоты на три, содержащий первый, второй и третий триггеры и шестть элементов И, 20 первые входы первого, второго и третьего элементов 1Л соединены с входаNW сброса соответственно первого, второго и третьего триггеров, входы установки которых соединены с первы- 25 ми входами соответственно четвертого, пятого и шестого элементов И, вторые входы которых соединены с первым входом делителя частоты на три, второй вход которого соединен с вторыми ЗО

входами первого, второго и третьегот элементов И 2.

Недостатком этого делителя частоты на три являегся относительно низкая достоверность функционирования, что связано с возможностью перехода делителя в нерабочее состояние при его включении.

Целью изобретения является повышение достоверности функционирования.

Поставленная цель достигается тем, что в делителе частоты-на три, содержащем первый, второй и третий триггеры и шесть элементов И, первые входы первого, второго и третьего элемен тов И соединены с .входами сброса соответственно первого, второго и третьего триггеров, входы установки которых соединены с первыми входами соответственно четвертого, пятого и шестого элементов И, вторые входы которых соединены с первым входом делителя частоты на три, второй вход которого соединен с вторыми входами первого, второго и третьего элементов И, третьи входы первого, второго и третьего элементов И соединены с инверсными выходами соответственно первого, второго и третьего триггеров, прямле выходы которых соединены с третьими входами соответственно четвертого,пятого и шестого элементов И, выходы которых соединены с входс1ми сброса соответственно второго, третьего и первого триггеров, входы установки которых соединены с выходами соответственно первого, второго и третьего элементов И.

На чертеже показана структурная схема делителя частоты на три.

Делитель частоты на три содержит первый 1, второй 2 и третий 3 триггеры и шесть элементов И 4-9, первые рходы первого 4, второго 5 и третьег6 б элементов И соединены с ёходами сброса соответственно первого 1, второго 2 и третьего 3 триггеров/ входы установки которых соединены с первыми входами соответственно . четвертого 7, пятого 8 и шестого 9 элементов И, третьи входы первого. 4, второго 5 и третьего 6 элементов И соединены с инверсными входами соответственно первого 1, второго 2 и третьего 3 триггеров, прямые выходы которых соединены с третьими входами соответственно четвертого 7, пятого8 и шестого 9 элементов И, выходы которых соединены с входами сброса соответственно второго 2, третьего 3 и первого 1 триггеров, вхЬды установки которых соединены с выходами соответственно первого 4, в-торого 5 и третьего б элементов И.

Делитель частоты на три работает следующим образом.

На входы 10 и 11 подается напряжение в форме противофазных меандров с частотой, подлежащей делению, или импульсы, сдвинутые на полпериода с длительностью, достаточной для переключения триггера. На каждый положительный перепад напряжения на входе 11 один из триггеров устанавливается в единичное состояние. При подаЧе положительного перепада по входу 10 один из триггеров устанавливается в нулевое состояние. Благодаря схеме логических связей пребывание каждого триггера в единичном и нулевом состоянии длится три полупериода и сдвинуто относительно одноименных состояний других триггеров на два полупериода основной частоты.

Если обозначить сигналы на установочных входах триггеров как 8.,8,2

S(j, а на входах сброса как Rf , то их можно представить в виде конъюктивных функций состояний прямых iQ ) и инверсных (Q, ,Q(j,Qj) выходов триггеров и тактовых сигналов Т1 на входе 11 и Т на входе 10 устройства следующим образом;

,R,QbT.i,. .

,,

f

QaT,

Тогда при , 0, S; f0 при. , a при , l, при 74 1..

Таким образом, устройство включается в любом случае и, следовательно, вероятность его безотказного включения равна 1,0. 5

Формула изобретения

Делитель частоты на три, содержа0 щий первый, второй и третий триггеры и шесть элементов И, первый входы первого, второго и третьего элементов И соединены с входами сброса соответственно первого, второго и третьего триггеров, входы установки коТО1Ж1Х соединены с первыми входами соответственно четвертого, пятогб и шееTcvrp элементов И, вторые входы которых соединены с первым входом делителя частоты на три, второй вход 0 которого соединен с вторыми входами. первого, второго и третьего элементов И, отличающийс я тем, что, с целью повышения достоверности функционирования, третьи входы перво5 го, второго и третьего элементов И соединены с инверсными выходами соответственно первого, второго и третьего триггеров, прямые выходы которых соединены с третьими входами соответ0 ственно четвертого, пятого и шестого элементов И, выходы которых соединены с входаЦи сброса соответственно второго, третьего и первого триггеров, входы установки которых соединены с . выходами соответственно первого, второго и третьего элементов И.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР

50 281001, кл. G 06 F 3/12, 1969.

2.Авторское свидетельство СССР . 356797, кл. Н 03 К 23/02, 1969

(протршч ) .