Устройство для сравнения фаз двух электрических величин Советский патент 1980 года по МПК H02H3/38 H01H83/16 

(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ФАЗ ДВУХ ЭЛЕКТРИЧЕСКИХ ВЕЛИЧИН

1

Изобретение относится к электротехнике и может быть использовано для построения измерительных органов на основе сравнения по фазе двух электрических вел11чин.

известны устройства, реагируквдие на разность фаз двух электрических величин, содержащие формирователи входных величин и блоки сравнения, выполненные на логических элементах, в которых, с целью повьшения быстродействия и помехоустойчивости, блок сравнения выполнен из двух каналов, входы KOTOpbJX подключены к формирователям, а выходы - к логическим элементам И или ИЛИ, выходы которых являются выходом устройства. При э-трм сравниваются импульсы как положительных, так и отрицательных полярностей входных сигналов flj.

Однако указанные устройства отличаются сложностью конструкции.

Наиболее близ-ким по своей технической сущности к предлагаемому является устройство, содержащее формирователи электрических величин, на входы которых подают сравниваемые величины, и логический блок, выполненный в виду двух R-S триггеров и двух элементов 2И-НЕ. При этом форми

рователи, элементы 2 И-НЕ и первый R -S триггер подключены таким образом, что в зависимости от фаз входных величин на одном или другом входе второго R-S триггера постоянно имеет место сигнал 1, а на другой вход один, раз в период, а именно, в момент совпадения положительных сигналов с формирователей, подаются установочные импульсы (О) 2.

Однако при наличии на входе в определенный момент времени сигнала помехи происходит переброс выходного триггера, а установка его в исходное

15 состояние происходит в течение периода сравниваемых сигналов, по приходу установочных импульсов.

Цель изобретения - повышение помехоустойчивости устройства.

20 Поставленная цель достигается тем, что в устройство для сравнения фаз двух электрических величин, содержащее первый и второй формирователи электрических величин, на входы которых подаются сравниваемые величины, а выходы подключены соответственно ко входам S и R первого R-S триггера, выход О которого подключен к одному из входов первого элемента 30 2И-НЕ, выход О подключен к одному иэ

входов второго элемента 2И-НЕ, а выходы первого и второго элементов 2И-НК подключены соответственно ко входам S и R второго R-S триггера, выходы которого являются выходом устройства дополнительно введены третий TI-S триггер и два инвертора, причем ВХОДЫ первого и второго инверторов подключены соответственно .к выходам первого и второго формиро-, вателей, а выходы подключены ко входам S и R третьего R-S триггера, выходы Q и 5 которого подключены соответственно к другим входам первого и второго элементов 2И-НЕ.

На фиг. i приведена функциональная схема устройства; на фиг. 2 диаграммы а и б, пояснякндие его работу. . Устройство содержит два формирователя i и 2, которые предназначены для получения прямоугольных импульсов со скважностью 2 из входных синусоидальных сигналов, два инвертора 3 и 4, которые предназначены для инвертирования сигнала, поступающего с формирователей 1 и 2, три IL-S триггера 5, 6 и 7, первый из которых 5 изменяет свое состояние в зависимости от импульсов, поступающи с формирователей 1 и 2, второй 6 - в зависимости от импульсов, поступающих с логических элементов 2И-НЕ 8 и 9, на входы которых подаются сигналы с первого 5 и третьего 7 R-S триггеров, а третий R-S триггер 7 изменяет свое состояние в зависимости от импульсов, поступающих с двух инверторов 3 и 4.

На фиг. 2 а рассмотрен режим работы устройства, когда синусоидальная величина Е опережает по фазе; величину E,j/ а на фиг. 2 б - когда Е отстает по фазе относительно EQ. При этом на фиг. 2 а и 2 б обозначены сигналы с выходов элементов: а - формирователя 1, б - формирователя 2, в Q триггера 5, г - Q триггера 5, д инвертора 3, Ж - инвертора 4, з - 9 триггера 7, и - Q триггера 7, к элемента 2И - НЕ 8, л - элемента 2ИНЕ 9, м - 9 триггера 6, н - Q триггера б.

В первом режиме работы (фиг. 2а) на выходе триггера 5 имеют место импульсы со скважностью 2, которые представляют собой инвертированный сигнал по входу S а на выходе О- импульсы, обусловленные разностью по времени задних фронтов входных сигналов . {а,б). На выходе О триггера 7 также имеют место импульсы, которые представляют собой инвертированный сигнсш по входу S, а на выходе Q - импульсы, обусловленные разностью по времени передних фронтов импульсов (а, б), поступающих с формирователей и 2 на инверторы 3 и 4.

На выходе элемента 2И-НЕ 8 присутствует постоянно сигнал 1, так как на его входы поступают взаимно инвертированные импульсы(в,з). На вход элемента 2И-НЕ 9 поступают сигналы(г, и} с выходов Q триггеров 5 и 7. При этом на выходе элемента 2И-НЕ 9 имеют место импульсы (л)с частотой повторения два .раза в период. Сигналы с элементов 8 и 9(к, л) поступают на входы триггера -6, при этом по входу S имеет место сигнал 1, по входу R - установочные импульсы с двойной частотой повторения,. на выходе О - 0(мУ, на выходе Q 111 U /„ . - .

А vH ;,

Во втором режиме работы(фиг. 2 б) когда Е отстает по фазе .относительно Eg, на выходе элемента 8 имеют место импульсы с двойной частотой(к), на выходе элемента 9 имеет место сигнал

1 ( При этом на выходе Q триггера 6 присутствует сигнал 1(м1 а на выходе Q - 0(н).

Таким образом, в зависимости от соотношения фаз входных сигналов выходной триггер 6 устанавливается в одно из двух устойчивых .состояний (1) ИЛИ (О), а установочные импульсы по входам поступают два раза за период.

Выходы второго R - S триггера 6

являются выходом устройства. Быстродействие устройства составляет полпериода подводимых частот.

Использование предлагаемого устройства в качестве реагирующего элемента в быстродействующих устройствах релейной защиты и автоматики, позволяет повысить помехоустойчивость устройств, что является важным факт.ором в работе энергосистем и потребителей

электроэнергии.

Формула изобретения

Устройство-для сравнения фаз двух электрических величин, содержащее первый и второй формирователи электрических величин, на входы которых подаются сравниваемые величины, а

выходы подключены соответственно ко входам S и R первого R-S триггера, выход q которого подключен к одному из входов первого элемента 2И-НЕ, а выход подключен к одному иэ -входов второго элемента 2И-НЕ, а выходы первого и второго элементов 2И-НЕ подключены соответственно ко входам S и R второго R-S триггера, выходы которого являются выходом устройства, отличающееся тем, что,

с целью повышения помехоустойчивости, дополнительно введены третий R-S триггер и два инвертора, причем входы первого и второго инверторов подключены соответственно к выходги1Л первого и второго формирователей, а