Частотный дискриминатор Советский патент 1987 года по МПК H03K5/22 

1

Изобретение относится к технике передачи дискретной информации по к|.налам радио- и электросвязи и может быть использовано в многоканальных модемах передачи дискретной информации с ортогональными сигналами для автоматической подстройки частоты.

Цель изобретения - повышение точности определения расстройки частоты

На фиг. 1 показана структурная электрическая схема предлагаемого устройства, на фиг. 2 - структурная электрическая схема блока управления I Устройство содержит блок 1 входной обработки, вход которого соединен с входной шиной 2 и входом блока 3 управления. Первый и второй выходы блока 1 соединены соответственно с первым и вторым входами блока 4 усреднения по посылкам, первый и второй выходы которого соединены соответственно с первым и вторым входами блока 5 памяти, первый и второй выходы которого соединены соответственно с первым и вторым входами блока 6 сравнения, выход которого через функциональный преобразователь 7 соединен с выходной шиной 8. Вход блока 1 соединен с последовательно соединенными первой линией 9 задержки, первым перемножителем 10, инвертором 11, первым сумматором 12, первым интегратором 13, первым ключом 14 передачи. Вход блока 1 соединен с последовательно соединенными преобразователем 15 Гильберта, второй линие 16 задержки, вторым перемножИтелем 17, вторым сумматором 18, вторым интегратором 19, вторым ключом 20 передачи. Вход блока 1 соединен с первыми входами третьего и четвертого перемножителей 21 и 22. Первый выход блока 3 соединен с первым входом управления блока 1, который в свою очередь соединен с в.ходами управления первого и второго ключей 23 и 24 сброса, второй выход блока 3 соединен с вторым входом управления блока 1, который соединен с входами управления ключей 14 и 20, выходы которых соединены соответственно с первьм и вторым выходами блока 1. Вторые входы перемножителей 21 и 22 соединены соответственно с выходами линий 16 и 9 задержки, а выходы - с вторыми входами, соответственно первого и второго сумматоров 12 и 18.

.

й

10

15

20

3598992

Первый и второй выходы ключа 23 соединены соответственно с первым и вторым управляющими входами интегратора 13, а первый и второй выходы ключа 24 соединены соответственно с первым и вторым управляющими входами интегратора 19. Кроме того, выход преобразователя 15 соединен с вторыми входами первого и второго перемножителей 10 и 17, а третий и четвертый выходы блока 3 соединены с входами управления соответственно блоков 5 и 6.

Блок 4 усреднения по посьшкам содержит последовательно соединенные первую дополнительную линию 25 задержки и первый дополнительный сумматор 26, последовательно соединенные вторую дополнительную линию 27 задержки и второй дополнительный сумматор 28, переключатель 29, при этом вход линии 25 соединен с первым входом блока 4 и первым размыкающим контактом переключателя 29, первый замыкающий контакт которого соединен с выходом сумматора 26, второй размыкающий контакт - с вторым входом блока 4 и входом линии 27, второй замыкающий контакт - с выходом сумматора 28, а первый и второй переключающие контакты - соответственно с первым и вторым выходами блока 4.

Блок 3 управления (фиг.2) содержит известное устройство 30 тактовой синхронизации, вход которого является входом блока, и набор дешифраторов 31-34, подключаемых к триггерно- му делителю частоты опорного генератора в устройстве синхронизации.

Рассмотрим алгоритм измерения сдвига частоты. Передаваемый сигнал на интервале посылки имеет вид

25

30

35

40

S(t) a,-sinF(tO; +fl)t +

, I-f I l

,

ffi

информационные амплитуда и фаза сигнала в подканале,

значение частоты подканала,

начальная фаза сигнала, сдвиг частоты, число подканалов. е (1) эквивалентно сле

S(t) x(t).cos n.t + + x(t) sin QC t;

r

M

x(t) У а sin( со; t +

(г

+ + V; );

м x(t) ; cos(a);t +

+ tf; + V; )

Сигнал Sf(t) на выходе преобразователя Гильберта определяется формулой (Hk интервале посылки)

S t) Xr(t) COS QC t - X (t) sin Q t .

При выполняющемся условии взаимной ортогональности подканальных сигналов на интервале Т групповой сиг- нал в отсутствие сдвига S(t) S(t, Q 0) удовлетворяет одному из условий (на интервале посыпки) либо S(t) - TO), либо S(t) -SjjCt - Т) . Полагаем, для опреде- ленности, что выполнено первое из условий. Это значит, что на интервале посылки

x(t) x(t - TO), x(t) x,(t - TJ

QC тр- arctg

(4) 30

N -( (

J yWyr(t-To)-cj,(i)(t-T,)dt

В реальных условиях на приеме вместо S(t) и Sp(t) фиксируются соответственно y(t) и y(t). Если канал достаточно широкополосен, а y(t) S(t) + n(t), где n(t) - белый шум, то методами математической статистики можно показать, что оптимальный алгоритм измерения сдвига при Q e -Йд/4, + S7(,./4 имеет вид

В-о ет+т(8)

N-I ()т

ZI J h(t))4a.(t) {t-To)jt

en TO

где Т - длительность посылки.Целесообразность применения укаN - число посылок, на протяжении занных в формуле (8) операций можно

объяснить следующим образом.В реальном

которых осуществляется измерение сдвига.

40

канале вместо формулы С) получаем:

+uQu,(t) Т

y(t) yr(t-To) - yr(t) yCt-To) y(t).y(t-To) y;(t).y,(t-Tj

S(t). Sr(t-To) - Sn(t)S(t-Tj +Z,,a,(t)

S(t)-S(t-T) + )S (t-To) +Z,(t)

ошибка в измерении сдвига, обусловленная воздействием шума,

шумовые процессы , легко опре

. Го ло П т - rs4t-T ) + SUt-Tj . s inflcT + Z,.(t) , . tg Qc+Aa,(t)J Т„ - s2(t-Tj f S,(t-Tl)l.cosC,.T; + Z,,Jt) °

1359899

Учитывая выражения (2) и (4), можно записать

S(t) S(t - TO) cos +

(5)

10

15

2025 30

+ S,(t - Tj. sin Q T .

Аналогично из выражений (3) и (4) получаем

S,(t -S(t - Tj sin 0.-Т„+ (f-)

+ SpCt - TO) COS Q, Т„. . Из выражений (5) и (6) находим

faOT S(t)Sr(t-To)-S,(t)S(t-Tj

i-g.o s(t) S(t-To)

(7)

- Формула (7) позволяет вычислить сдвиг О в пределах (- , ), где QP - разность частот двутс соседних подканалов, при этом на интервале посьшки используются только два момента времени: .t и t-T.

В реальных условиях на приеме вместо S(t) и Sp(t) фиксируются соответственно y(t) и y(t). Если канал достаточно широкополосен, а y(t) S(t) + n(t), где n(t) - белый шум, то методами математической статистики можно показать, что оптимальный алгоритм измерения сдвига при Q e -Йд/4, + S7(,./4 имеет вид

(8)

объяснить следующим образом.В реаль

40

канале вместо формулы С) получаем:

(9)

деЛяемые по среднему элементу равенства (9) .

Подставив выражения S(t) и S|.(t) из выражений (5) и (6) в выражение (9), находим

Поскольку множитель при sin Q и о в выражении (10) положителен, то для уменьшения i.(t) целесообразно выполнять усреднение числителя и знаменателя отдельно. На интервале посылки для интегрирования числителя и знаменателя размещен интервал (до конца посьшки).

П K(e+il

()t4t

где (t;);

у,-Р y(t; )- отсчеты (котельни- ковские) в момент t ; процессов y(t) и yr(t),

К,ос

15 ключ 24 сброса и интегратор 19 начинает интегрирование выходного напряжения сумматора 18. В момент времени (1+1)Т окончания (1+1)-ой посылки (где Т - длительность посылки) по

- число отсчетов, при- 2о второй команде управления замыкается ходящихся соответ- ключ 20 передачи и .выходной сигнал

ственно на интервалы Т и Т .

Алгоритм измерения сдвига получен при условии, что S(t) S(t-To). Легко проверить, что формулы (8) и (11) остаются без изменений, если выполняется условие SQ(t) -So(t -Т,)

Частотный дискриминатор работает следующим образом.

Многочастотный входной сигнал в смеси с шумами y(t) непосредственно с шины 2 устройства и сиг.нал y(t-To) , задержанный на величину Т (где Т - интервал ортогональности) в первой линии 9 задерж.ки, поступают на входы перемножителя 22, формирующего на выходе сигнал произведения y(t)y(t-Tg Выходной сигнал преобразователя 15 Гильберта у (t) и сигнал y(t-T), задержанный на величину Т во второй линии 16 задержки, поступают на входы перемножителя 17, формирующего на выходе сигнал произведения y(t) у (). Соответствующим .образом перемножитель 10 формирует сигнал произведения y(t)- y() , а перемножитель 21 формирует сигнал произведения y(t) y|.(t-To) . Сумматор 18 формирует сумму выходных сигналов перемножителей 17 и 22 y(t) y(t-Tg)+ УГ (t) ) 3 сумматор 12 и инвертор 11 формируют разностный сигнал выходных сигналов перемножителей 10 и 21 y(t)y(t-To) - - у (t)-y(t-To).

В момент времени (IT+T), где (1+1) - номер анализируемой посылки, по команде управления размыкается

Число N используемых для усреднения .посылок определяется по интервалу времени, в течение которого значение измеряемого сдвига можно считать постоянным.

При цифровой обработке алгоритм (8) заменяется следующим:

0

интегратора 19 поступает на второй вход блока 1 входной обработки. Затем команды управления замыкают ключ

5 24 и размыкают ключ 20, при этом таким же образом интегратор 13, управляемый ключом 23 сброса, производит интегрирование выходного сигнала сумматора 12, при этом с помощью ключа 14 передачи выходное напряжение интегратора 12 поступает на пер- вьш выход блока 1. К моменту окончания (1+1)-ой посьшки на первом и втором, выходах блока 1 сформированы напряжения, соответствующие суммируемым выражениям в числителе и знаменателе формулы (В). Обе команды управления (поступающая на ключи 23 и 24 и поступающая на ключи 14 и 20)

Q формируются блоком 3 управления из входного сигнала. В том случае, когда требуется выполнить усреднение результатов измерения по N посьшкам, кнопочный переключатель 29 блока 4

5

45

усреднения по посыпкам устанавливается в положение

.при этом пер

вый и второй выходы блока 4 образуют выходы сумматоров 26 и 28, N входов каждого из которых соединены с N отводами линий 25 и 27 задержки соответственно, осуществляющих аадержку входных сигналов на время NT, входы линий 25 и 27 задержки соединены соответственно с первым .и вторым выходами блока 1. При этом на первый и второй входы блока 5 памяти поступают усредненные по N посылкам напряжения, соответствующие числителю и знаменателю в формуле (8). В случае необходимости обеспечения максимального быстродействия переключатель 24 устанавливается в положение 1, при этом на блок 5 памяти поступают сигналы с выходов блока 1 нег- посредственно. В этом случае усреднение по посылкам отсутствует и время измерения ограничивается длительностью одной посылки, этот случай соответствует выбору в формуле (8), Блок 5 памяти осуществляет запоминание входных отсчетов и хранение их в течение времени Tg с конца (1+1)-ой посылки, а затем освобождается по команде блока 3 управления. Блок.6 сравнения, вычисляюпшй отношение напряжений, поступающих на его входы с выхода блока 5 с учетом их знаков (определяющих направление смещения частоты), управляется также сигналом- с блока 3 управления и работает в течение времени хранения информации в блоке 5, функциональный преобразователь 7, работающий по алгоритму QC (1/Тр) arctgX, блок 3 управления, блок 6 сравнения, блок 5 памяти аналогичны блокам наиболее близкого известного устройства, причем блок 5 содержит всего лишь две ячейки памяти.

Блок 3 управления (фиг.2) работает следующим образом.

Дещифратор 31 формирует в моменты времени от (1Т+Тд) до (1+1)Т управляющий сигнал на первом выходе блока 3, размыкающий на это время ключи сброса в блоке 1. Дешифратор 32 формирует в моменты времени (1+1) управляющий сигнал на втором выходе блока 3, замыкающий ключи передачи блока 1,

Дешифратор 33 формирует в моменты времени от (1+1)Т до (1+1)Т+То управляющий сигнал на третьем выходе блока 3, размыкающий на это время ключи сброса в ячейках блока 5 памяти. Де- щифратор ЗА формирует на четвертом выхода блока 3 импульсный управляющий сигнал, необходимый для управления блоком сравнения 6 (частота последнего управляющего сигнала равна тактовой частоте в отличие от аналогичного сигнала в известном устройстве, где тактовая частота в М раз выше, где М - число подканалов

К преимуществам предлагаемого устройства можно отнести минимальные

0

5

0

5

0

затраты времени на измерение сдвига: сдвиг частоты в отсутствие помех может быть измерен в течение одной посьшки (в прототипе минимальный интервал измерения равен двум посылкам) , сдвиг частоты измеряется независимо от процесса разделения подка- напьньп Сигналов, что исключает влияние на величину измеряемого сдвига переходных помех и тем самым также способствует уменьшению времени измерения сдвига, з меньшение в ремени измерения и независимость результата измерения от процесса разделения сигналов расширяют ту часть диапазона частот в спектре фазового джитте- ра (фазового дрожания принимаемого .сигнала), в которой фазоБьш джиттер может быть отслежен предлагаемым устройством, измерение сдвига в предлагаемом устройстве осуществляется по групповому сигналу, поэтому точность при однократном измерении и устойчивость по отношению к селективным замираниям не хуже, чем в прототипе (в прототипе результат измерения ухудшается за счет переходных помех).

Формула изобретения

0

5

1. Частотный дискриминатор, содержащий блок входной обработки, вход которого соединен с входной шиной и с входом блока управления, первый и второй выходы которого соединены соответственно с первым и вторым, управляюадами входами блока входной обработки, а третий и четвертый выходы - соответственно с управляющими входами блока памяти и блока сравнения, выход которого соединен с входом функционального преобразователя, а также блок усреднения по посылкам и выходную шину, отличающи й- с я тем, что, с целью повьшения точности определения расстройки частоты, первый и второй выходы блока входной обработки соед1 нены соответственно с первым и вторым входами блока усреднения по посылкам, первьш и второй выходы которого соединены соответственно с первым и вторым входами блока памяти, при этом выход функцио- нального преобразователя соединен с выходной шиной, а блок входной обработки содержит последовательно соединенные первую линию задержки, вход

которой соединен с входом блока входной обработки, первый перемножитель, инвертор, первый сумматор, первый интегратор и первый ключ передачи, выход которого соединен с первым выходом блока входной обработки, последовательно соединенные преобразователь Гильберта, вход которого соединен с входом блока входной обработки вторую линию задержки, второй перемножитель, второй сумматор, второй интегратор, второй ключ передачи, выход которого соединен с вторым выходом блока входной обработки, а также третий и четвертый перемножители и первый и второй ключи еброса, при этом первые входы третьего и четвертого перемножителей соединены с входом блока входной обработки, вторые входы - с выходами соответственно второй и первой линий задержки, а выходы - с вторыми входами соответственно первого и второго сумматоров, причем вторые входы первого и второго перемножителей соединены с выходом преобразователя Гильберта, первый вход управления блока входной обработки соединен с входами управления первого и второго ключей сброса, при этом первый и второй выходы первого ключа сброса соединены соответственно с первым и вторым входами управления первого интегратора, первый и второй выходы второго ключа

5

сброса соединены соответственно с. первым и вторым входами второго интегратора, а второй вход управления блока входной обработки соединен с входами управления первого и второго ключей передачи.

2. Дискриминатор по п.1, о т л и- чающийся тем, что блок усреднения по посылкам содержит переключатель, последовательно соединенные первую дополнительную линию задержки и первый дополнительный сумматор, последовательно соединенные вторую дополнительную линию задержки и второй дополнительный сумматор, при этом вход первой дополнительной линии задержки соединен с первым

0 входом блока усреднения по посылкам и с первым размыкающим контактом переключателя, первый замыкающий контакт которого соединен с выходом первого дополнительного сумматора,

5 первый переключающий контакт - с первым выходом блока усреднения по посьшкам, второй выход которого соединен с вторым переключающим контактом переключателя, второй размыкающий контакт которого соединен с вторым входом блока усреднения по посылкам и входом второй дополнительной линии задержки, а второй замыкающий контакт - с выхбдом второго дополнительного сумматора.

0

Редактор Т.Парфенова

Составитель С.Будович Техред И.Попович

Корректор М.Демчик

Заказ 6164/56 Тираж 900Подписное

BHPiHnH Государственного комитета СССР

по делам изобретений- и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

.Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

ИзГббретение относится к технике передачи дискретной информации по каналам радио- и электросвязи и может быть использовано в многоканальных модемах передачи дискретной информации с ортогональными сигналами для автоматической подстройки частоты. Целью изобретения является повышение точности определения расстройки частоты. Устройство содержит блок 1 входной обработки, шину 2, блок 3 управления, блок 4 усреднения по посылкам, блок 5 памяти, блок 6 сравнения, функциональный преобразователь 7, выходную шину 8, линии 9 и 16 задержки, перемножители 10, 17, 21 и 22, инвертор 11, сумматоры 12 и 18, интеграторы 13 и 19, ключи 14 и 20, преобразователь 15 Гильберта, ключи 23 и 24 сброса. В устройстве сдвиг частоты измеряется независимо от процесса разделения подканальных сигналов, что исключает влияние на величину измеряемого сдвига переходных помех и способствует уменьшению времени измерения сдвига. 1 з,п. ф-лы, 2 ил. S (Л со ел х 00 со со