Устройство для контроля блокаСРАВНЕНия дВуХ чиСЕл Советский патент 1981 года по МПК G06F11/25 

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКА СРАВНЕНИЯ ДВУХ ЧИСЕЛ

мента И, второй вход которого соединен со входом индикатора проверки и первым выходом триггера проверки, второй выход которого подключен ко второму входу трехвходового элемента И, третий вход которого соединен со входом генератора импульсов, первые входы триггера проверки и триггера отображения объединены и являются входом пуска устройства, выход двухвходового элемента И подключен ко входу индикатора исправности, второй вход триггера отображения соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом элемента НЕ, вход которого подключен к выходу сумматора, введены элементы И, триггер управления, делитель частоты, элемент И-НЕ, элемент ИЛИ-НЕ, блок индикации и счетчик циклов, при этом первый вход первого элемента И подключен к первому выходу триггера управления, второй выход которого соединен с перовым входом второго элемента и/ второй вход которого объединен со BTopfcjM входом первого элемента И и подключен к выходу трехвходового элемента И и к первому входу делителя частоты, второй вход которого соединен с первым, входом контролируемого блока сравнения двух чисел и со сче.тным входом триггера управления, единичный и нулевой вход которого объединены с соответствующими в.ходами элемента ИЛИ-НЕ и подключены соответственно к первомуи второму выходу контролируемого блока сравнения двух чисел, второй и третий входы которого подключены соответственно к выходу первого и второго элементов И, четвертый вход контролируемого блока сравнения двух чисел является пусковым .входом устройства и объединен с первым входом триггера проварки и с первым входом счетчика циклов, первый выход которого подключен ко второму входу триггера проверки и к первому входу элемента И-НЕ, второй вход которого подключен к выходу элемента ИЛИ-НЕ и к первому входу сумматора, а выход соединен со вторым входом э/гемента ИЛИ., второй вход сумматора соединен с выходом делителя частоты и со вторым, входом счетчика циклов, второй выхоД которого соединен со входом блока индикации,

На фиг. 1 представлена структурна схема устройства; на.фиг. 2 - диаграмма его работы.

Устройство содержит ключи 1 и 2, контролируемый блок 3 сравнения чисел, триггер 4 управления, элемент ИЛИ-НЕ 5, элемент И ,6, делитель 7 частоты, сумматор 8(по модулю дв, элемент И-НЕ 9, счетчик .10 циклов, блок11 индикации,элемент НЕ 12, элемент ИЛИ. 13, генератор импульсов 14, блок 15- оценки, триггер 16 проверки.

индикатор 18 исправности, индикатор 19 неисправности, элемент И 20, триггер 21 отображения.

Сущность предлагаемого устройства состоит в том, что дЛя автоматизации проверки и выявления неисправности блока сравнения двух чисел, срдержащ го два счетчика А и Б и узел сравнения, в каждый из счетчиков после их сброса последовательно записываются (в порядке возрастания двоичные числа, на единицу превышающие момент равенства этих чисел, с последующей регистрацией формирующихся при этом сигналов А7Б или.. Так, например, в один счетчик(Б)за-. писывается единица, и регистрируется сигнал , затем в счетчик А поступает 2 импульса и регистрируется сигнал А7Б (), затем в счетчик Б поступает два импульса и регистрируется сигнал ,|()и т. д.я.При этом проверяются все элементы счетчиков и узла сравнения. При всех операциях регистрируется правильность чередования сигналов и Б7-А, а также отсутствие сигнала неисправности операции. При наличии сигнала неисправности операции цикл проверки останавливается и счетчик с отображением, регистрирующий номер операции в цикле проверки, показывае на какой операции остановлена проверка.

Работа устройства происходит следующим образом (фиг. 2),

При поступлении сигнала Пуск сбрасываются счетчик циклов 10, триггер 4 управления делитель 7.на два, счетчик- А 22 и счетчик Б 23 блока сравнения 3 двух чисел, триггер 16 проверки и триггер 21 .отображения блока 15 оценки. При этом загорается индикатор проверки 17 и открывается элемент И 6. Одновременно триггер 4 управления открывает второй ключ 2. От генератора импульсов 14 через-элемент И б и ключ 2 импульс поступает в счетчик Б 23. При этом оказывается, что в счетчике Б зарегистрирован один импульс, .а в счетчике А - ноль импульсов, в результате чего узлом сравнения 24 формируется сигнал (фиг. 2 б). (т. к. )который переводит триггер 4 управления в другое состояние, открывая ключ 1, через который два импульса поступают в счетчик А 22. При поступлении первого из этих.двух импульсов в счетчик А прекращается сигнал БТ-А, т. к. в каждом счетчике заПлс-ано .по одному импульсу, что соответствует равенству двух чисел т. е. В-А.

При поступлении в счетчик А 22 второго импульса на выходе узла сравнения формируется фиг. 2 в сигнал так как , которым триггер управления 4-возвращается в исходное состояние, вновь открывая ключ 2. Далее процесс проверки продолжается путем поочередного поступления в счетчики 22 и 23 по два импульса, с формированием на выходе сигнапов Б и . Сигналы и через элемент ИЛИ-НЕ 5 (фиг. 2 г)поступают на сум матор 8 по модулю два, где сравниваются с импульсами, формируемыми делителем 7 на два(фиг. 2 д)путем деления импульсов тактовой частоты (фиг. 2а)на два, так как импульсы поступают парами. Если каждой паре соответствует сигнал или , то на выходе сумматора 8 по модулю два отсутствуют сигналы неисправ- . ности каждой операции, и процесс проверки продолжается. Если на какой-либо операции сигнал или отсутствует (фиг. 2 г изображено пунктиром), либо появляется не в соответствующие моменты времени, то на выходе элемента ИЛИ-НЕ 5 (фиг. 2 - пунктирсигнал отсутствует и сумматор 8 по модулю два сформирует сигнал (фиг. 2 з)поступающий в блок 15 оценки через элемент НЕ 12 и элемент ИЛИ 13- По этому сигналу триггер отображения опрокидывается, зажигая индикатор неисправности 19. Одновременно закрываются элемент И и проверка прекращается. Счетчик цикла 10 подсчитывает количество операций, При формирован сигнала.неисправности операции, сче чик цикла 10 прекращает счет, так как элемент И 6 закрывается. Блок 1 отображения регистрирует номер неисправной операции. При отсутствии сигналов неисправности операций, на выходе счетчика цикла 10 формируетс сигнал конца проверки, который опро кидывает триггер 16 проверки, при этом элемент И 20 по совпаяению сиг налов конца проверки и отсутствия неисправности операций, формирует сигнал исправности, при котором гас нет индикатор проверки 17 и загорается индикатор исправности 18. На последней операции, когда в счетчике Б зарегистрировано п импульсов (где h - емкость счетчика а в счетчике А, в котором уже имелось (rt -1}импульсов, поступает очередная пара импуль.сов, сигнал неисправ ности формируется не сумматором 8 по модулю два, а по равенству чисел А и Б в момент поступления в счетчик А последнего, т. е. i -го-импульса, с помощью элемента И-НЕ 9. Так при исправности последней операции, элемен ИЛИ-НЕ 5 после И-го (по фиг. 2 восьмого) импульса закрывает элемент И-НЕ 9, и на выходе элемента ИЛИ 13 сигнал чеиспр ности не формируется Импульс конца цикла проверки, поступающий на блок оценки 15, регистриру ет конец проверки и исправность про веряемого блока. Если же момент равенства А-Б при поступлении h -го (на фиг. 2 -восьмого) импульса не наступаетГна фиг. 2в и 2 г показано лунктиром, то сигнал .с выхода sJiBMeHTa ИЛИ-НЕ 5 открывает элемент И-НЕ 9, пропуская импульс конца цикла через элемент И-НЕ 9 и ИЛИ 13 на триггер неисправности 15 оценки. Время проверки блока сравнения двух восьмиразрядных чисел на макете предложенного устройства по сравнению с известной методикой проверки, заключающейся в последовательной записи в счетчике различных чисел, сокращается в 10.раз и определяется практически только временем подключения блока к устройству проверки, установкой блока сравнения двух чисел в исходное состояййе (временем сброса) и регистрацией результата проверки. Технико-экономический эффект предложенного устройства состоит в . сокращении времени обнаружения неисправности. Формула изоб)етения Устройство для контроля блока сравнения двух чисел, содержащее трехвходовой элемент И, сумматор, элемент НЕ, элемент ИЛИ, генератор им- пульсов и блок оценки, включающий индикатор проверки, индикатор исправности, индикатор неисправности, триггер проверки, триггер отображения и двухвходовой элемент И, при этом первый вход тцехвходового элемента И подключен к выходу триггера отображения, ко входу индикатора неисправности и к первому входу двухвходового элемента И, второй вход которого соединен со входом индикатора проверки и первым выходом триггера проверки, второй выход которого подключен ко второму входу трехвходового элемента И третий вход которого соединен со входом генератора импульсов, первые входы триггера проверки и триггера отображения объединены и являются входом пуска устройства, выход двухвходового элемента И подключен ко -входу индикатора исправности, второй вход триггера отображения соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом элемента НЕ, вход которого подключен к- выходу сумматора, о тличающееся тем, что, с целью повышения достоверности введены элементы И, триггер управления,делитель частоты, элемент И-НЕ, элемент ИЛИ-НЕ, блок индикации и счетчик циклов, при этом, первый вход первого элемента И подключен к пер- вому выходу триггера управления, второй выход которого соединен с первым входом второго элемента И, второй вход которого объединен со вторым входом первого элемента И к подключей к выходутрехвходового элемента И и к первому входу делителя частоты/ второй вход которого соединен с первым входом контролируемого блока сравнения двух чисел и со счетным входом триггера управления, единичный и нулевой вход которого объединены с соответствующими входами элемента ИЛИ-НЕ и подключены соответственно к первому и второму вы ходу контролируемого блока сравнения двух чисел, второй и третий входы которого подключены соответственно к выходу первого и второго элементов И, четвертый вход контролируемого блока сравнениядвух чисел является пусковым входом устройства и объединен с первым входом

триггера проверки и с первым входом счетчика циклов, первый выход которого подключен ко второму входу триггера проверки и к первому входу элемента И-НЕ, второй вход которого подключен к выходу элемента ИЛИ-НЕ и к первому входу сумматора,,а выход соединен со вторым входол элемента ИЛИ, второй вход сумматора соединен с выходом делителя частоты и со вторым входом счетчика циклов , второй выход которого соединен со входом блока индикации.

Источники информации, принятые во внимание при экспертизе

1... Авторское свидетельство СССР 5 498619, кл. q Об F 11/00, 1974.

2. Авторское свидетельство СССР 451994, кл. Q Об Г 11/00 1976. (прототип).:

.-I