Устройство для контроля схем сравнения Советский патент 1982 года по МПК G06F11/26 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля уст-, ройств дискретной автоматики и вычислительной техники.

Известно устройство для проверки схем сравнения двоичных чисел,содержащее триггеры, логический блок, два счетчика/ выходы которых подключены к входам проверяемой схемы сравнения . .

Недостатком устройства является низкая производительность, ограничивающая область его применения малоразрядными схемами сравнения, что связано с избыточностью кодирования входных сигналов контролируемых схем.

Наиболее близким по технической сущности к предлагаемому является устройство для контроля схем сравиения, содержащее элемент И, первый счетчик, вход которого соединен с тактовой шиной, второй счетчик, логический блок, первый вход которого подключен к выходу контролируемой схемы сравнения, первый и второй триггеры, выходы которых подключены к второму и третьему входам логического блока 2,

Недостатком этого устройства также является низкая производительность, обусловленная тем/ что в устройстве предусматривается полный перебор всех возможных комбинаций входных сигналов схемы сравнения. Кроме того, использование принципа добавления единицы (по сигналу переноса с одного счетчика) ккоду второго счетчика в паузах между импульсами основной частоты приводит к необходимости снижения в 2раза рабочей частоты схемы по сравнению с предельно допустимой для данного устройства.

Время t, необходимое для проверки К разрядной схемы сравнения, имеющей 2 М входов, составляет

, , 2

t р . .

где Р-- частота повторения импульсов на входе счетчиков/фор-мирующих параллельные коды. Избыточность комбинаций входных переменных может быть устранена, если учесть, что при построении многоразрядных схем сравнения используются элементы сравнения малоразрядных кодов, что связано с ограниченным числом внешних выводов элементов Ч интегральные микросхемы в стандарт ном 14 или 16 выводном корпусе).При этом схема сравнения на w разрядов содержит V элементов по к разрядов каждый. Если для проверки элемента сравнения требуется полный перебор комбинаций , число которых составляет , то для проверки всей схемы сравнения достаточно-обеспечить пос ледовательный перебор всех, входных комбинаций кодов каждого из элементов при фиксированных (нулевых или единичных) значениях логических переменных на входах остальных элемен тов. Время проверки т схемы сравнения в этом случае определяется выражением:„. 2К Т Цель изобретения - повышение про изводительности устройства. Поставленная цель достигается тем что в устройство для контроля схем сравнения, содержащее два счетчика, два триггера, элемент И, блок ана-. лиза выходных сигналов, причем вход первого счетчика соединен с тактовым входом устройства, выходы первого и второго триггеров соединены соответственно с первым и вторым вхо.дами блока анализа выходных сигналов третий вход которого соединен с вы ходом контролируемой схемы сравнени выход блока анализа выходных сигналов является выходом устройства,вве дены элемент И-НЕ, два коммутатора кодов, третий счетчик, распределитель импульсов, причем группа информационных выходов первого счетчика соединена с группой информационных входов первого коммутато. ра кодов и группой входов элемента И-НЕ, выход которого соединен с вхо дом элемента И, второй вход которого соединен с первым входом первого счетчика, выход элемента И соединен с входом второго счетчика,гру па информационных выходов которого, соединена с группой информационных входов второго коммутатора кодов,вы ход переноса первого счетчика соеди нен с входом третьего счетчика, еди ничным вхрдом первого триггера и пе вым нулевым входом второго триггера выход переноса второго счетчика сое динен с первым нулевым входом перво г триггера и единичным входом вто рого триггера, выход переноса третьего счетчика соединен с входом распределителя импульсов и вторыми нулевыми входами первого и второго триггеров, группа выходов распределителя импульсов соединена с группами управляющих входов первого и второго коммутаторов кодов, выходы которых соединены соответственно с первой и второй группами входов контролируемой схемы сравнения. На чертеже приведена структурная схема устройства с контролируемой схемой сравнения. Устройство содержит счетчики 1 3, распределитель 4 импульсов, элемент И-НЕ 5, элемент И 6, коммутаторы 7 и 8 кодов, триггеры 9 и lOj контролируемую схему 11 сравнения, блок 12 анализа выходных сигналов, тактовый вход 13 устройства, выход 14 устройства. Выходы 1,. . . , К первого 1 и второго 2 счетчиков, соединенные соответственно с входами 1,...,. К первого 7 и второго 8 коммутаторов кодов, являются информационными выходами параллельных двоичных кодов счетчиков . Выход переноса первого счетчика 1 соединен с входом третьего счетчика 3, а также с входом установки 1 (S) первого триггера 9 и входом установки О (R) второго триггера 10, выход переноса второго счетчика 2 соединен с входами установки О и 1 триггеров 9 и 10 соответственно, а выход переноса третьего . счетчика 3 подключен к входу распределителя 4 импульсов и к вторым входам установки О триггеров 9 и 10. Первый (второй) коммутатор кодов 7 (8) имеет М выходов, соединенных с первой (второй} группой входов контролируемой схемы сравнения,причем М выходов разделены на-V групп по К разрядов в каждой. Номер группы выходов, на которых повторяются выходные сигналы первого (второго/ счетчика 1 (2) определяется номером возбужденного выхода распределителя .4 импульсов, выходы которого соединены с управляющими входами 1,. . .V обоих коммутаторов 7 и 8 кодов. В дальнейшем будем считать, что на первую группу входов контролируемой схемы сравнения поступает число А , на вторую группу входов 1ЧИСЛО В . Для определенности при описании принципа работы устройства предполагается, что все счетчики переключаются по заднему фронту положительного импульса, поступающего на вход счетчика, сигналы на выходах переносов счетчиков вырабатываются при переходе счетчика,из состояния 1...1 в состояние 0...0 в виде импульсов, совпадающих по длительности и полярности с импульсами на входах счетчиков. Перед началом работы счетчики 1 - 3, триггеры 9 и 10 и распределитель 4 импульсов устанавливаются в нулевые состояния (депи установки нуля не показаны, при этом выход 1 распределителя 4 импульсов оказывается в состоянии логическойединицы, остальные (2...V)- выходы - в состоянии логичес кого нуля. Устройство работает следующим образом. С поступлением импульсов на такто вый вход 13 устройства счетчики 1 и 2 одновременно изменяют свои состояния, сохраняя равенство кодов вплоть до появления в них комбинаций 1.,.1 Триггеры 9 и 10 находятся при этом в нулевых состояниях, что соответств ет равенству чисел Айв в счетчиках 1 и 2 соответственно. При наличи кода 11...1 в первом счетчике 1 на выходе элемента И-НЕ 5 формируется сигнал нулевого уровня, который запр -щает прохождение очередного импульса с тактового входа 13 устройства чере элемент И б на вход второго счетчика 2, поэтому в следующем гакте первый счетчик 1 устанавливается в нуле вое состояние , формируя сигнал на вы ходе переноса, а второй счетчик 2 остается в состоянии 1...1. Код числа А в первом счетчике 1 оказывается меньше кода числа во втором сче чике 2, что фиксируется на триггерах 9 и.10. Сигнал с выхода переноса пер вого счетчика 1 устанавливает первый триггер 9 .в состояние 1 и подтверж дает нулевое состояние второго триггера 10. С поступлением на тактовьзй вход. 13 устройства (2 + 1) импульса второй счетчик 2 устанавливается в нулевое состояние, неравенство кодов в счетчиках 1 и 2 изменяет свой знак на обратный (А В), сигнал с выхода переноса второго счетчика 2 устанавливает в единичное состояние второй триггер 10 и в нулевое состояние первый триггер 9. Неравенство сохраняется до второго перехода счет чика 1 из-состояния 1...1 в состояние 0...0, при этом поступление очередного тактового импульса на вход второго счетчика 2 запрещается, как и в первом цикле работы счетчика 1, элементом И-НЕ 5. С каждым циклом работы первого счетчика задержка появления сигнала переноса на выходе второго счетчика 2 относительно момента появления сигнала переноса н-а выходе первого счетчика 1 увеличивается на один такт, и через 2 тактов входной частоты, что соответствует 2 циклам работы счетчика 1, эта задержка составляет 2 тактов, т.е. коды в счетчиках 1 и 2 принимают одинаковые значения 0...0. Число циклов первого счетчика 1 подсчитывается третьим счетчиком 3, имеющим такое же количество разрядов, как и счетчик 1. Сигнал переноса третьего счетчика 3 устанавливает триггеры 9 и 10 в нулевые состояния в тот момент, когда коды чисел в счетчиках 1 и 2 принимают значения 0...0, т.е. выполняется ус- ловие А 6 (после окончания формирс вания последовательности всех возможных комбинаций кодов на выходах счет;д1ков 1 и 2 ). Одновременно с этим сигнал переноса третьего счетчика 3 переключает распределитель 4 импульсов во второе состояние,при котором на всех его выходах, кроме второго, устанавливаются сигналы с уровнем логического нуля. В каждом из V состояний распределителя 4 импульсов коммутаторы кодов 7 и 8 передают все возможные комбинации |Кодов с выходов счетчиков 1 и 2 соответственно на одноименные группы входов контролируемой схемы сравнения: в первом состоянии распределителя 4 импульсов первый коммутатор 7 кодов подключает выходы первого,счетчика 1 к 1... К входам числа А схемы сравнения,второй коммутатор 8 кодов - выходы второго счетчика 2 к 1... К входам числа 8 , во втором состоянии распределителя импульсов счетчики 1 и 2 подключены к входам (К + 1)...2К чисел А и Б контролируемой схемы сравнения ит.д. На все оставшиеся входы схемы сравнения во всех . tсостояниях распределителя 4 им- пульсов подаются постоянные логические уровни сигналов (нуля или единицы). Таким образом, производится последовательный перебор всех возможных комбинаций входных кодов в каждой группе из К входов контролируемой схемы сравнения при одинаковых входных сигналах на всех оставшихся (V - 1)К входах для чисел А и 8« Цикл проверки схемы сравнения заканчивается с завершением перебора всех комбинаций кодов на последней группе входов от(М -К+ l до М контролируемой схемы сравнения, выходные сигналы которой, поступающие на вход блока 12 анализа выходных сигналов, сравниваются в нем с состояниями триггеров 9 и 10. Для исправной схемы сравнения в каждом такте работы устройства должны выполняться следующие условия соответствия выходных сигналов схемы сравнения выходным сигналам триггеров 9 и 10: При нарушении этих условий соответствия блок 12 анализа выходных . сигналов передает на выход 14 устройства сигнал Неисправность, который может быть использован для локализации места неисправности в контролируемой схеме сравнения путем запрета подачи сигналов на тактовый вход 13 устройства и последующего анализа одов, хранящихся в счетчиках 1 и 2.( Предлагаемое устройство по срайнению с аналогичными по назначению устройствами, но использующими принцип полного перебора всех входщых .. комбинаций кодов, позволяет повысить производительность в число Н раз, определяемое отношением времени t и Т Выигрыш в быстродействии получается тем больше, чем больше разрядность контролируемых схем сравнения поскольку степенная зависимость длительности интерйала контроля от числа разрядов заменяется линейной зависимостью указанного параметра от числа групп, на которое разделяются разряды. . Формула изобретения Устройство для контроля схем сра нения, содержащее два счетчика, два триггера, элемент И, блок-анализа выходных сигналов, причем вход парвбго счетчика соединен с тактовнм входом устройства, выходы первого и второго триггеров соединены соответственно с первым и вторым входами блока анализа выходных сигналов, третий вход- которого соединен С выходом контролируемой схемы срав нения, выход блока анализа выходных сигналов является выходом устройства, о т л и ч а ю аде е с я тем/ что, с целью повышения производительности, в него введены элемент И-НЕ, Два коммутатора кодов, третий счетчик, распределитель импульсов, причём группа информационных выходов первого счетчика соединена с группой информационных входов первого коммутатора кодов и группой входов элемента И-НЕ, выход которого соединен с входом элемента И, второй вход которого соединен с первым входом первого счетчика,выход элемента И соединен с входом второго счетчика, группа информационных выходов которого соединена с группой информационных входов второго коммутатора кодов, выход переноса первого счетчика соединен, с входом третьего счетчика, единичным входом первого триггера и пер-, вым нулевым входом второго триггера, f выход переноса второго счетчика соеДинен сппервым нулевым входом первого триггера и единичным входом второго триггера, выход переноса третьего счетчика соединен с входом распределителя импульсов и вторыми нулевыми входами первого и второго триггеров, группа выходов распределителя импульсов соединена с группами управляющих входов первого и второго коммутаторов кодов, выходы которых соединены соответственно с первой и второй группами входов контролируемой схемы сравнения. Источники информации, принятые во внимание при экспертизе 11 Авторское свидетельство СССР № 481898, кл. G Об F 11/00, 1973. 2. Авторское свидетельство СССР 584309, кл. G Об F 11/00, 1976 (прототип).