Устройство приоритета Советский патент 1981 года по МПК G06F9/48 

Изобретение относится к вычислительной технике, в частности к устройствам приоритета и может быть применено для управления очередностью обращения нескольких абонентов к некоторому общему ресурсу. Известно устройство приоритета с автоматической выработкой кода прио ритетной заявки, содержащее шифратор, цервый и второй регистр заявок блок сравнения, группу элементов ИЛИ, группу элементов И, пороговую схему, схемы выделения крайней единицы и триггерные матрицы, причем первые входы элементов И группы сое динены между собой и с выходом блока сравнения, вторые входы - с выходами соответствуихцих .элементов ИЛИ, третьи входы - с соответствующими входами устройства, а выходы с соответствукнцими выходами устррй:ства. Первый вход блока сравнения с динен с выходом первого регистра за явок, информационным входом второго регистра заявок и с соответствующим выходом устройства, второй вход - с выходом второго регистра заявок и с соответствующим выходом устройства. Управляющие входы первого и второго регистров заявок соединены с соответствухшдами входами устройства, информгишониый вход первого регистра - с выходом шифратора, второй управляюошй вход первого регистра заявок соединен с выходом пороговой схемы. Входы шифратора соединены с входами пороговой схемы и с выходами двух триггерных матриц, выходы которых соединены с соответствующими выходами устройства, а информационные входы с соответствующими входами устройства l. недостатком известного устройства является низкая надежность из-за большого количества оборудования. Наиболее близким по технической рущности к предлагаемому является приоритетное устройство, содержащее первый и второй регистры заявок, шифратор, блок сравнения, группу схем ИЛИ, группу схем И, блок синхронизации и блок переменных приоритетов. Установочшю входы блока переменных приоритетов соединены с соответствующими входами устройства, информационные входы - с выходами блока синхронизгщии и входами элементов ИЛИ группы, информационный выход - с входом блока синхронизации, управляющий вход - с соответствующим входом устройства, а управляющий выход-с входом блока синхронизации. Информационный вход блока синхронизации соединен с соответствующим входом устройства, а выход - с входом шифратора. Информационный вход первого регистра заявок соединен с выходом шифратора, управляющий вход - с соответствующим входом устройства, а. выход - с информационным входом второго регистра заявок с первым входом блока сравнения и с соответствукицим выходом устройства. Управляющий вход вт.орого регистра заявок соединен с соответствующим входом устройства, а выход - со вторым входом блока сравнения и с соответствующим выходом устройства. Выход элемента И группы соединен с соответствующим выходом устройства, первые входы между собой и с выходом блока сравнения, вторые входы - с соответствующими входами устройства, а третьи входы соединены с выходом соответствукмцего элемента ИЛИ группы 2

Недостаток устройства состоит в том, что оно требует больших затрат оборудования.

Цель изобретения - сокращение оборудования.

Поставленная цель достигается тем, что в устройство приоритета, содержащее шифратор, первый и второй регистры заявок, схему сравнения, группу элементов ИЛИ, группу элементов И, блок синхронизации« вьтолненный в виде входного регистра, выхода которого соединены с информационными входами выходного регистра, и блок приоритета, выполненный в виде первого и второго регистров, дешифратора, группы фиксирующих элементов ИЛИ, группы коммутирующих элементов И, управляющего элемента ИЛИ и элемента задержки, причем первые входы элементов И соединены с выходом cxei« i сравнения, вторые входы - с выходами соответствующих элементов ИЛИ, третьи входы элементов И соединены с первой группой управляющих входов устройства, а выходы - с первой группой информационных выходов устройства, первая группа входов схемы сравнения сочинена с выходами первого регистра |ваявок, с информационными входами второго регистра заявок и со второй группой информсщионных выходов устройства, вторая группа входов схемы сравнения со.€ динена с выходами второге регистра заявок и с третьей группой информационных ВЕЛХОДОВ устройства, управляющие входы второго регистра заявок соединены со второй группой управляющих входов устройства, управляющие входы первого регистра заявок соединены с третьей

группой управляющих входов устройства, а информационные входы - с выходами шифратора, первая группа информационных входов входного регистра блока синхронизации соединена с группой запросных входов устройства первая и вторая группы установочных входов устройства соединены со входами соответственно первого и второго регистров блока приоритета, выходы второго регистра блока приоритета соединены с информационными входами дешифратора блока приоритета, управляющий вход управлякяцего элемента ИЛИ блока приоритета соединен с опросным входом устройству, выход управляющего элемента ИЛИ блока приоритета соединен с управляющим входом выходного регистра блока синхронизации и через элемент задержки с управляющим входом дешифратора блка приоритета, выходы выходного регстра блока синхронизации соединены с первыми входами коммутирующих , элементов И блока приоритета введен блок приоритета, который содержит группу многоканальных узлов коммутации, а каждый канал узла коммутации содержит два элемента И и элемент НЕ, причем первые входы элементов И первых каналов узлов коммутации соединены с соответствукицим выхдом дешифратора блока приоритета, выход каждого коммутирующего элемента И блока приоритета соединен со вторым входом первого элемента И и со входом элемента НЕ соответствующего канала каждого узла коммутации выход элемента НЕ канала узла коммутации - со вторым входом второго элемента И канала узла коммутации, выход второго элемента И канала узла коммутации соединен с первыми входами элементов И последующего канала узла коммутации, выходы вторых элементов И последних каналов узлов коммутации соединены с информационными входами управлякнцего элемента ИЛИ блока приоритета, выходы первых элементов И одноименных кансшов всех узлов коммутации соединены со входами соответствующего фиксирующего элемента ИЛИ блока приоритета, выходы фиксирующих элементов ИЛИ блока приоритета соединены со входами шифратора и со второй группой входов входного регистра блока синхронизации, выходы первого регистра блока приоритета - со вторыми входами коммутирукмцих элементов И блока приоритета, выходы коммутирующих элементов И блока приоритета соединены со входами элементов ИЛИ устройства.

На чертеже приведена структурная схема устройства.

Устройство приоритета содержит шифратор 1, первый регистр 2 заявок второй регистр 3 заявок, схему 4

сравнения,группу элементов ИЛИ 5, группу элементов И 6, первую группу управляющих входов 7, первую групу информационных выходов 8, вторую группу информационных выходов 9, тртью группу информационных выходов 10, третью группу управляющих входов 11, вторую группу управляющих входов 12, блок 13 синхронизации, блок 14 приоритета, первую группу установочных входов 15, вторую группу установочных входов 16, опросный вход 17, группу запросных входов 18 блок синхронизации содержит входной регистр 19, выходной регистр 20., блок приоритета содержит первый регистр 21, группу коммутирующих элементов и 22, второй регистр 23, дешифратор 24, 25 згщержки, узлы 26 коммутации, фиксирующий элемент ИЛИ 27, управляющий элемент ИЛИ 28, каналы 29 узла коммутации-, а каждый из каналов содержит элемен И 30, элемент НЕ 31 и элемент И 32.

Устройство работает следующим образом.

При подготовке устройства к работе из машины на первые и вторые установочные входы 15 и 16 подается соответственно код маскирования заявок и код номера режима работы АСУ. Заявки поступают в блок 13 синхронизации по запросным входам 18, где каждой заявке соответствует отдельный вход и триггер входного регистра 19 и выходного регистра 20 Обслуживание заявок начинается с поступлением из машины сигнала опроса по управляющим входам 17 в блок 14 приоритета. Данный сигнал с управляющего выхода блока 14 приоритета поступает на управляю1ций вход регистра 20 блока 13 синхронизгщии и переписывает информацию из входного регистра 19 блока 13 в выходной регистр 20 блока 13. С задержкой на время установки кода на выходном регистре 20 блока 13 в блоке 14 приоритета отыскивается незамаскированная заявка старшего приоритета для данного режима. При отсутствии незамаскированных заявок в блоке 14 приоритета вырабатывается сигнал на управляющем выходе/ и повторяется работа устройства, описанная выше до тех пор, пока не будет найдена заявка. При нахождении незамаскированной заявки появляется сигнал на соответствующем информационном выходе блока 14 приоритета который с выхода шифратора 1 в виде соответствующего кода фиксируется на первом регистре 2 заявок, и , поступает на соответствующий нулевой вход блока 13 синхронизации, устанавливая в ноль триггер входного |регистра 19 блока 13, соответствующий выбранной заявке. При занесении кода с шифратора 1 в первый регистр

2 заявки, его состояние будет отличаться от состояния второго регистра 3 заявки, что приводит к появлению сигнала на выходе схемы 4 сравнения. В машину поступит сигнал прерывания по одному из выходов 8 с вы- хода элемента И 6, соответствующего данной группе прерываний, при наличии сигнала на каком-либо из управляющих входов 7, так как сигнал с выхода элемента ИЛИ 5 присутствует.

o Содержимое первого регистра 2 заявок и второго регистра 3 заявок соответственно через информационные выходы 9 и 10 поступает в машину , где используется в качестве исполнительных ад5ресов или констант модификаций.

Режим прерывания машины зависит от того, на выходе какого из элементов И 6 появится сигнал. Число режимов прерывания зависит от числа выходов 8 устройства и соответствующего ему

0 количества группы элементов ИЛИ 5 и группы И 6.

Обслуживание машиной заявки начинается с выравнивания состояния первого регистра 2 заявок и второго

5 регистра 3 заявок, которое осуществляется последней командой прогрс1ммы записи состояния машины в момент пре;рывания.

По установочным входам 15 и 16 за0носится из машины соответственно код маскирования заявок и код номера режима. Сигнал на выходе элемента И 22 присутствует при наличии сигнала на соответствующем информационном вхо5 .де блока 14 приоритета, сигнализирующем о наличии заявки, и разрешения удовлетворения данной заявки с выхода регистра 21. Из машины выдается импульс опроса, который посту0пает по управляющему входу 17 на вход элемента ИЛИ 28, с выхода которого сигнал поступает на управляющий выход блока 14 приоритета и на вход элемента 25 задержки. Задержанный сигнал с выхода элемента 25 за5держки поступает на вход дешифратора 24 . В зависимости от кода режима в регистре 23 сигнал появляется на соответствующем выходе дешифратора 24 и опргидивает соответствующий узел

0 26 коммутации. Номер входа узла 26 коммутации соответствует приоритету заявки, подключенной к данному входу, в режиме работы АСУ, которому соответствует данный узел 26 комму5тации. При наличии заявок сигнал появляется на одном из единичных выходов узла 26 коммутации, соответствующем заявке с высшим приоритетом в данном режиме работы АСУ.

Через соответствующую данной заг

0 явке элемент ИЛИ 27 поступает на информационный выход блока 14 приоритета. При отсутствии заявок на входе узла 26 коммутации сигнал появится на его нулевом выходе и черед

5 элемент ИЛИ 28 поступит на управляю щий вход регистра 20 блока 13, на вход элемента 25 задержки, и цикл поиска заявок будет повторяться до нахождения заявки. Узел 26 разрешения конфликтной ситуации состоит из группы схем анализа состояния i-ой заявкиI количество каналов 29 в узле кокмутации равно количеству заявок , обслуживаемых в режиме работы АСУ, которому принадлежит данный узел 26 коммутации. Сигнал опроса поступает на управляющий вход канала 29 и при наличии сигнала на инфо мационном входе появляется сигнал на единичном выходе, а при отсутствии - на нулевом. Сигнал с управляющего входа канала 29 поступает на первые входы элементов И 30 и 32. В зависимости от наличия или отсутствия сигнала н инфо1 1ационном входе канала 29 происходит соответственно совпадение сигналов на элементе И 30 или на элементе И 32, на второй вход которого поступает сигнал с выхода элемента НЕ 31. Сигнал с выхода элемен та И 30, присутствующий при совпаде нии сигнало а на входе, поступает на единичный выход канала 29, а с элемента И 32 - на нулевой. Таким образом, изобретение позво ляет сократить оборудование за счет исключения регистров и дешифраторов из блока приоритета, элементов И и элементов задержки из блока синхронизгщии, а также за счет введения новых связей. Формула изобретения Устройство приоритета, содержаще шифратор, первый и второй регистры заявок, схему сравнения, группу эле ментов ИЛИ, группу элементов И, бло синхронизации, выполненный в виде входного регистра, выходы которого соединены с информационными входами выходного регистра, и блок приоритета,, выполненный в виде первого и второго регистров, дешифратора, группы фиксирующих элементов ИЛИ, группы коммутирующих элементов И, управляющего элемента ИЛИ и элемент згцьержки, причем первые входы элем этов И соединены с выходом схемы сравнения, вторые входы - с выходам соответствующих элементов ИЛИ, третьи входы элементов И соединены с первой группой управляющих входов устройства, а выходы - с первой гру пой- информационных внходов устройст ва, первая группа входов схемы срав нения соединена с выходами первого регистру заявок, с информационными входами второго регистра заявок и с второй группой информационных выходов устройства, вторая группа входов схемы сравнения соединена с выходами второго регистра заявок и с третьей группой информационных выходов устройства, управляющие входы второго регистра заявок соединены со второй группой управляющих входов устройства, управляющие входы первого регистра заявок соединены с третьей группой управляющих входов устройства, а информационные входы - с выходами шифратора, первая группа информационных входов входного регистра блока синхронизации соединена с группой запросных входов устройства, первая и вторая.группы установочных входов устройства соединены со входами соответственно первого и второго регистров блока приоритета, выходы второго регистра блока приоритета соединены с информационными входами дешифратора блока приоритета, управляющий вход управляющего элемента ИЛИ блока приоритета соединен с опросным входом устройства, выход управляющего элемента ИЛИ блока приоритета соединен с управляющим входом выходного регистра блока синхронизации и через элемент задержки - с управляющим входом дешифратора блока приоритета, выходы выходного регистра блока синхронизации соединены с первыми входами коммутирующих элементов И блока приоритета, о т л и ч аю.щ е е с я тем, что, с целью сокращения оборудования, блок приоритета содержит группу многоканальных узлов коммутации, а каждый канал узла коммутации срдержит два элемента И и элемент НЕ, причем первые входы элементов И первых каналов узлов коммутации соединены с соответствующим выходом дешифратора блока приоритета, выход каждого коммутирующего элемента И блока приоритета соединен со вторым входом первого элемента И и со входом элемента НЕ соответствующего канала каждого узла коммутации, выход элемента НЕ канала узла коммутации - со вторым выходом второго элемента И канала узла коммутации, выход второго элемента И канала узла коммутации соединен с первыми входами злет ентов И последукидего канала узла коммутации, выходы вторых элементов И последних каналов узлов коммутации соединены с информсщионными входами управляющего элемента ИЛИ блока приоритета, выходы первых элементов И одноименных каналов всех узлов коммутгщии соединены со входами соответствующего фиксирукяцего элемента ИЛИ блока приоритета, выходы фиксирующих элементов ИЛИ блока приоритета сое- . динены со входами шифратора и со вто,рой группой входов входного регистра блока синхронизации, выходы пер