Вычислительная система Советский патент 1981 года по МПК G06F15/16 

Описание патента на изобретение SU809194A2

(54) ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА

Похожие патенты SU809194A2

название год авторы номер документа
Устройство диспетчеризации вычислительной системы 1980
  • Титов Виктор Алексеевич
  • Гайдуков Владимир Львович
  • Назаров Станислав Викторович
  • Неверов Виктор Павлович
SU951316A1
Устройство диспетчеризации вычислительной системы 1982
  • Титов Виктор Алексеевич
  • Гайдуков Владимир Львович
  • Кильчик Семен Михайлович
  • Неверов Виктор Павлович
SU1068944A1
Устройство для сопряжения вычислительных машин и управляющей вычислительной машины 1984
  • Титов Виктор Алексеевич
  • Гайдуков Владимир Львович
  • Забелин Григорий Иванович
  • Тишуров Николай Кузьмич
SU1257654A1
Устройство для сопряжения управляющей и управляемых вычислительных машин 1988
  • Бойчук Богдан Михайлович
  • Кужелюк Юрий Анатольевич
  • Шендерук Сергей Григорьевич
SU1517033A1
Устройство для обмена информацией управляющей вычислительной машины с объектами управления 1982
  • Берсон Герман Залкович
  • Карпишпан Григорий Фраимович
  • Воронцов Сергей Николаевич
SU1030792A1
Устройство для сопряжения 1982
  • Турлаков Петр Васильевич
  • Наумов Валерий Дмитриевич
  • Тягунов Александр Григорьевич
SU1038933A1
Коммутационное устройство 1985
  • Дереза Юрий Андреевич
  • Метешкин Александр Александрович
SU1285486A1
Устройство для обмена информацией управляющей вычислительной машины с объектами управления 1979
  • Тимошок Сергей Васильевич
SU783782A2
АВТОМАТИЗИРОВАННАЯ СИСТЕМА КОНТРОЛЯ ПАРАМЕТРОВ ЭЛЕКТРОННЫХ СХЕМ 1991
  • Прибылев Э.В.
  • Зак В.Л.
  • Кобзев В.Н.
  • Бамбулевич В.Н.
RU2106677C1
Устройство для контроля параметров 1988
  • Тихомиров Алексей Алексеевич
  • Хрисанов Николай Николаевич
  • Сочивко Алексей Алексеевич
SU1513418A1

Иллюстрации к изобретению SU 809 194 A2

Реферат патента 1981 года Вычислительная система

Формула изобретения SU 809 194 A2

1

Изобретение относится к вычислительной технике, может быть использовано для построения высокопроизводительных многомашинных вычислительных систем.

По основному авт. св. № 533928 известна вычислительная система, содержашая управляющую и М управляемых вычислительных машин. М групп элементов И, дешифратор, регистр управления, коммутатор и регистр приращений, причем первый выход управляющей вычислительной машины соединен через регистр приращений с первым Входом коммутатора, выход которого соединен со входом регистра управления, выход которого соединен со входом дешифратора, М выходы которого соединен соответственно с первыми входами элементов И М групп, второй и третий выходы управляющей вычислительной машины соединены соответственно с вторы.ми входами соответствующих элементов И каждой из М групп, выходы которых подключены соответственно к первым и вторым входам соответствующих управляемых вычислительных машин, первые выходы которых соединены со вторым выходом соответствующих элементов И М групп, выходами подключенных к первому входу управляющей вычислительной машины, четвертый выход которой соединен со вторым входом коммутатора I.

Недостаток этого устройства состоит в ограниченной области применения, что обусловлено жесткой дисциплиной работы системы, согласно которой инициатором обмена может выступать только управляющая вычислительная мащина.

Цель изобретения - расширение области применения системы.

Поставленная цель достигается тем, что в вычислительную систему введены группы элементов ИЛИ, элемент ИЛИ, дополнительная группа элементов И и М узлов формирования сигналов состояния, каждый из которых включает регистр состояния,

5 триггер запроса, регистр приоритета , схему сравнени я и группу элементов И, причем первый, второй и третий выходы i-той управляемой вычислительной Машины соединены соответственно со входами регистра состояния, регистра приоритета и триггера запроса, выходы регистра состояний подключены к яервым входам соответствующих элементов И i-ro узла формирования сигналов состояния, вторые входы которых подключены к первому выходу регистра приоритета, а третьи входы - к выходу схемы сравнения, первый вход которой соединен со вторым выходом регистра приоритета, выход триггера запроса i-ro узла формирования сигналов состояния соединен с i-тым входом элемента ИЛИ, выход которого подключен ко второму входу управляющей вычислительной машины, выходы элементов И группы i-ro узла формирования сигналов состояния соединены с i-тыми входами соответствующих элементов ИЛИ группы, вторые входы схем сравнения узлов формирования сигналов состояния подключены к пятому выходу управляющей вычислительной машины, группа входов которой соединена с выходами элементов ИЛИ группы и первыми входами элементов И дополнительной группы, а шестой выход - со вторыми входами элементов И дополнительной группы, выходы которых подключены к группе входов регистра управления (i 1, М). На чертеже представлена блок-схемавычислительной системы. Вычислительная система содержит регистра 1 приращений, коммутатор 2, регистр 3 управления, дешифратор 4, М групп элементов 5 И {индексы обозначают номера управляемых вычислительных машин ВМ 6), узлы 7 формирования сигналов состояния, включающие регистр 8 состояния, триггер 9 запроса, регистр 10 приоритета, схему И сравнения и группу элементов 12 И, элемент 13 ИЛИ, группу элементов 14 ИЛИ, дополнительную группу элементов 15 И, первый 16, четвертый 17 выходы, первый вход 18, второй 19 и третий 20 выходы, второй вход 21, пятый выход 22, группу входов 23 и шестой выход 24 управляющей вычислительной машины (УВМ) 25. Устройство работает следующим образом. В исходном положении триггеры 9 и триггеры регистров 8 находятся в нулевом состоянии, что свидетельствует об отсутствии запросов на обмен информацией со стороны ВМ. На регистрах 10 находятся коды адресов ВМ. Эти коды указывают на приоритетность ВМ в системе. Настройка управляющей ВМ - обмен информацией между УВМ 25 и ВМ 6 по инициативе управляющей ВМ - осуществляется следующим образом. Команда настройки заносится в регистр 1 приращений по выходу 16. Состояние регистра 1 определяет режим работы УВМ 25 с оперативной памятью ВМ системы и устанавливается управляющей ВМ по цепи 16. Регистр 1 содержит несколько характерных участков, число которых зависит от количества различных причин (чтение операнда, запись результатов и других подобнь1х обращений к оперативной памяти ВМ). Информация о состоянии регистра 1 через коммутатор 2 в промежутки времени, определяющие подачу управляющей ВМ разрешаюших сигналов по выходу 17, поступает на вход регистра 3. По состоянию регистра 3 дешифратор 4 на одном из выходов вырабатывает управляющий сигнал, по которому определяется номер ВМ. Код адреса обращения поступает на элементы 5 И по выходу 19 и далее в регистр адреса оперативной памяти только выбранной ВМ 6. Через элементы 7 по выходу 20 осуществляется передача синхронизирующих сигналов и управляющей информации от УВМ к ВМ без нарушения процесса вычисления в них. Элементы 5 И обеспечивают обмен информацией при обращении ВМ по входу 18 управляющей ВМ 25. Обмен информацией по инициативе одной из ВМ производится следующим образом. При окончании решения одной задачи или при другом виде запроса на обмен информацией сигнал о необходимости обмена посылается на триггер 9, который перебрасывается- в единичное состояние. Далее сигнал о наличии запроса через элемент 13 ИЛИ поступает на вход 21 управляющей В74. Одновременно на регистр 8 от этой ВМ поступает код операции обмена: решена очередная задача, требования ввода-вывода информации, сигналы от системы контроля ВМ и др. На регистре lO постоянно хранится код номера ВМ, причем этот код в процессе функционирования ВС может меняться управляющей ВМ (на чертеже цепи установки кодов от управляющей ВМ не показаны). По сигналу с выхода элемента ИЛИ 13 о наличии запросов на обмен информацией от ВМ 6 управляющая ВМ опрашивает регистры 10 путем поочередной подачи по выходу 22 на схемы 11 сравнения кодов опроса, равных номерам ВМ в порядке их приоритетности. При совпадении кода опроса, поступающего от управляющей ВМ, и номера (приоритета) ВМ с регистра 10 и при наличии требований обмена на регистР коды с регистров 8 и 10 через эле.менТЫ 12 И И элементы 14 ИЛИ по входу 23 поступают на управляющую ВМ, которая анализирует информацию о запросе на обмен и принимает решение об изменении программы работы системы, записанной в регистре При этом управляющая ВМ подает сигнал по выходу 24 на элементы 15 И, в результате чего коды с регистров 8 и 10 через элементы 12 И, элементы 14 ИЛИ и элементы 15 И поступают на регистр 3 управления. По этим кодам в дальнейщем обеспечивается обмен информацией между управляемой и управляющей ВМ по инициативе управляемой ВМ. мой ВМ. Таким образом, в вычислительной системе обеспечивается параллельная работа ВМ при гибкой организации управления, исключаются потери машинного времени, связанные с организацией двухстороннего обмена информации.

SU 809 194 A2

Авторы

Титов Виктор Алексеевич

Крикунов Виктор Михайлович

Даты

1981-02-28Публикация

1979-06-01Подача