Устройство для сопряжения вычислительных машин и управляющей вычислительной машины Советский патент 1986 года по МПК G06F13/14 

Изобретение относится к вычислительной технике и может быть использовано при пастдоении многомашинных вычислительных систем.

Цель изобретения - расширение класса решаемых задач за счет обеспечения бесконфликтной работы сопрягаемых вычислительных машин (ЭВМ), имеющих равный приоритет.

На:, фиг. 1 представлена блок-схема устройства; на фиг. 2 - функциональная схема дешифратора максимального кода приоритета.

Устройство содержит (фиг. I) блоки 1 и 2 элементов И первой и второй групп, блоки 3 элементов ИЛИ группы, блоки 4 элементов И третьей группы, регистры 5 приоритета группы, элементы НЕ 6 группы, элементы И 7 группы, регистр 8 приращений, коммутатор 9, регистр 10 управления, дешифратор I команды, элемент ИЛИ 12, дешифратор 13 максимального кода приоритета, информационный вход 1А устройства, входы 15 и 16 настройки и пуска уст- ройства, группа входов 17 запросов .устройства, группа информационных входрв 18 устройства, вход 19 задания приоритетов устройства, группа информационных выходов 20 устройства выход 21 запроса устройства и информационный выход 22 устройства.

Дешифратор 13 максимального кода приоритета содержит (фиг. 2) элементы ИЛИ-НЕ 23 группы, группы узлов 24 дешифрации, каждый из которых состоит из элемента ИЛИ 25 и группы элементов И 26, группа входов 27, индикаторный выход 28 и группа выходов 29 дешифратора;

Устройство работае.т следующим образом,

В исходном состоянии на регистрах 5 находятся коды приоритетов ВМ,эа- писыва мые по входу 19 управляющей ВМ, причем в процессе функционирования вычислительной системы эти коды приоритетов могут меняться. На входа I7 устройства находятся нулевые потенциалы, что свидетельствует об отсутствии запросов на обмен информацией по инициативе ВМ системы. На регистр .8 управляющая ВМ заносит информацию на несколько характерных участ КО.В функционирования вычислительной системы; число таких участков зависи от количества различных причин (чтение операнда,запись результата и др) .

Обмен информацией между управляе- мь1ми и управляющей ВМ по инициативе управляющей ВМ осуществляется следующим образом.

Команда настройки загюсится управляющей ВМ по входу 15 в регистр 8, состояние которого определяет режим работы управляющей ВМ с оперативной памятью одной из управляемых ВМ. Информация о состоянии регистра 8 через комуутатор 9 в промежутки времени, определяющие подачу управляющей ВМ запускающих сигналов по входу 16, поступает на вход регистра Ю. По

состоянию регистра 10 дешифратор II на одном из своих выходов вырабатывает управляюи;ий сигнал, по которому определяется та ВМ, к памяти которой происходит обращение. Код адреса

обращения поступает на блок 2 по входу 1 4 и далее в регистр адреса оперативной памяти только одной выбранной ВМ. Че.рез элементы И блока 2 по входу 14 осуществляется также передача

синхросигналов и управляющей информации к выбранной ВМ без нарушения процесса вычислений в ней. Элементы И блока 1 обеспечивают передачу информации к управляющей ВМ по выхоДУ 22.

Обмен информацией по инициативе одной из ВМ системы с управляющей ВМ происходит следующим образом.

По окончании решения задачи при

возникновении неисправности или при другом виде запроса на обмен некоторая ВМ посылает сигнал запроса по входу 17 на управляющий вход соответствующего блока 4 элементов И,

после чего код приоритета с выхода соответствующего регистра 5 через . открытые элементы И блока 4 поступает на входы дешифратора 13, который обеспечивает выбор наиболее приоритетного запроса на обмен, а также позиционного номера (адреса) ВМ наиболее высокого приоритета из числа выставивших запросы на вход 17. Сигнал наличия запроса сигнального выхода дешифратора 13 через элемент ИЛИ 12 поступает по выходу 21 к управляющей ВМ, которая принимает решение о целесообразности изменения циклограм- Mbi работы вычислительной системы. Одновременно с cooтвeтcтвyющeJ c адресного выхода дешифратора 13 (может быть несколько таких выходов) высокий потенциал открывает соответствующий элемент И 7, с выхода которого высокий потенциал поступает на вход соответствующего элемента ИЛИ 3; Остальные элементы И 7, находянщеся правее открытого элемента И, блокируются через элемент НЕ. В том случае, если запра1пиваеьй 1й обмен является целесообразным, управляющая ВМ по входу 15 подает ноэый код режима функционирования вычислительной системы.

После обслуживан11я запроса на обмен информацией по инициативе управляемой ЭВМ последняя сбрасывает сигнал запроса на входе 17 устройства.

Формула из.обретения

Устройство для сопр51жения вычислительных машин и управляющей вычислительной машины, содержацее две группы блоков элементов И, группу элементов ИЛИ, первые входы которых соеди- нены с группой выходов дешифратора команды, группу регистров приоритета входы которых образуют вход задания приоритета устройства, коммутатор, соединенный выходом через регистр уп авления с входом дешифратора команды, а управляю щим входом - с вхо- дом пуска устройства, регистр приращений, входом подключенный к входу настройки устройства, а выходом - к информационному входу коммутатора. Элемент ШИ и дешифратор максимально- го кода приоритета,группа сигнальных выходов которого подключена к группе входов элемента ИЛИ, выход которого является выходом запроса устройства.

10

15

20

,25 ЗО 35

5765Д 4

причем информационные входы блоков элементов И первой группы и выходы блоков элементов И второй группы подключены соответственно к информационным выходам и входам соответствующих вычислительных машин, информационные входы блоков элементов И второй группы подключены к информационному выходу управляющей вычислительной мапшны, а управляющие входы соединены с выходами соответствующих эле- мейтов ИЛИ группы и управляющими входами соответствующих блоков элементов И первой группы, выходы которых соединены с информационным входом управляющей вычислительной машины, отличающееся тем, что, с целью расширения класса решаемых задач, в него введены третья группа блоков элементов И, группа элементов НЕ и группа элементов И, причем управляющий и информационный входы i-ro ( ,n) блока элементов И третьей группы подключены соответственно к выходу запроса i-й вычислительной машины и выходу i-ro регистра . : приоритета, а выход - к i-му кодовому входу дешифратора максимального кода приоритета, 1-й адресный выход которого соединен с входом (i-l)-ro элемента И группы и через i -й элемент БЕ с группой входов kTO (, n-l) элемента И группы, первый адресный выход дешифратора максимального кода приоритета и выход j-ro (,n-l) элемента И группы подключены соответственно ко вторым входам первого элемента ИЛИ и (j + O-ro элемента ИЛИ группы.

я

% р

±rL

fuf.i

titan I

«i

n.

Составитель В. Вертлнб Редактор М. Петрова Техред Л.Сердюкова Корректор, с.. Черни

.Заказ 4958/48 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР . по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Изобретение относится к области вычислительной техники и может быть использовано при построении многома- ,шинных вычислительных систем. Целью изобретения является расширение класса решаемых задач.за счет обеспечения бесконфликтной работы равнопри- оритетных вычислительных машин. Цель достигается тем, что. в устройство, содержащее две группы блоков элементов И, группу элементов ИЛИ, группу регистров приоритета, коммутатор, лзегистр управления, деши фатор команды, регистр приращений, элемент ИЛИ , и деши4фатор максимального кода приоритета,введены третья группа бло- .ков элементов И, группа элементов И и группа элементов НЕ. 2 ил, (/) С ел СП Jii