Устройство диспетчеризации вычислительной системы Советский патент 1984 года по МПК G06F9/50 G06F13/00 

Изобретение относится к вычисли тельной технике и может быть испол зовано для построения устройств сопряжения в многомашинных вычисли тельных системах. Известно устройство диспетчеризадии вычислительной системы, соде щее группы элементов И, дешифратор, регистр управления, коммутатор и регистр приращений Ц. Недостатком этого устройства яв ляется невозможность обмена по ини циативе управляемой ЭВМ. Наиболее близким к изобретению по технической сущности и достига емому результату является устройст во для диспетчеризации вычислитель ной системы, содержащее регистр приращений, коммутатор, регистр уп лен1ия, первый дешифратор, первый элемент ИЛИ, группу элементов ИЛИ, группу узлов формирования сигналов состояния, содержащих триггер, регистр состояния, регистр приоритета, схему сравнения, и группу элементов И/ причем вход регистра при щений соединен с входом кода настройки устройства, выход регистра приращений соединен с информационным входом коммутатора, управляющи вход которого соединен- со стробиругадим входом устройства, выход ком мутатора соединен с информационным входом регистра управления, уп-р ляквдий вход которого соединен с управляющим входом устройства, выхо регистра управления соединен с входом первого дешифратора, выход которого является первым выходом устройства, входы регистров состояния соединены с первой группой кодовых входов устройства, единичные входы триггеров являются установочными входами устройства, нулевые входы триггеров соединены с выходами соответствующих схем сравнения, входы регистров приоритета являются второй группой кодовых входов устро ства, выходы регистров приоритета соединены с первыми входами схем сравнения и первыми входами элементов И групп, вторые и управляющие входы которы р соединены соответственно с выходами регистров состояни и выходами схем сравнения, а выходы - с входами элементов ИЛИ группы, выходы которых подключены к группе управляющих выходов устройства, выходы триггеров соединены с управляющими входами схем сравнения, входы первого элемента ИЛИ соединены с выходами триггеров, устро ство содержит также управляющий триггер, генератор импульсов, элемент И,.:счетчик импульсов, второй дешифратор и второй элемент ИЛИ, причем выход первого элемента ИЛИ соединен с единичным входом управляющего триггера, нулевой вход которого соединен с выходом второго элемента ИЛИ, выход управляющего триггера соединен с управляющим входом элемента И, информационный вход которого соединен с выходом генератора импульсов, а выход - с входом счетчика, выход которого соединен с входом второго дешифратора, и с вторыми входами схем сравнения, выходы которых соединены с входами второго элемента ИЛИ, выход второго дешифратора является вторьм выходом устройства, управляющий вход второго дешифратора соединен с командным входом устройства L2. Недостатком этого устройства является большой объем оборудования. Цель изобретения - сокращение оборудования. Поставленная цель достигается тем, что в устройство диспетчеризации вычислительной системы, содержащее регистр пpиpaщeний коммутатор, регистр управления, дешифратор, первую и вторую группы блоков элементов И, группу элементов ИЛИ, блок элементов И, группу регистров, вход кахсдого из которых является первым информационным входом устройства, первый вход каждого блока элементов И первой группы является кодовым входом устройства, выходы блоков элементов И первой группы являются выходами обращения устройства, выходы блоков элементов И второй группы являются адресньми выходами устройства, первый вход каждого блока элементов И второй группы является соответствующим адресным входом устройства, сигнальный вход устройства соединен с первым входом блока элементов И, выход которого соединен с первьвл входом регистра управления, второй информационный вход устройства соединен с входом регистра приращений, вход прерывания устройства соединен с управляющим входом коммутатора., информационный вход которого соединен с выходом регистра приращений , выход коммутатора соединен с вторым входом регистра управления, выходы которого соединены с входами дешифратора, каждый выход которого соединен с первым входом соответствующего элемента ИЛИ группы, выход которого соединен с вторыми входами одноименных блоков элементов И первой и второй групп, введен узел поиска минимального кода, входы к-оторого соединены с выходами регистров группы, первый выход узла Поиска минимального кода соединен с вторыми входами элементов ИЛИ группы, второй выход узла поиска минимального кода является выходом прерывания устройства и соединен с вторьм входом блока элементов И.

На фиг. 1 приведена структурная схема устройства; на фиг.2 - структурная схема узла поиска минимального кода.

Устройство содержит регистр 1 приращений, коммутатор 2, регистр 3 управления, дешифратор 4, информа;ционныр входы 5 устройства, блоки i6 и 7 элементов И, регистры 8, элементы ИЛИ 9, узел 10 поиска минимального кода и блок элементов И 11.

На схеме также обозначены выход 12 обращения устройства, адресный 13, сигнальный 14 иинформационный 15 входы устройства, вход 16 и выход 17 прерывания устройства, управляющая ЭВМ 18и управляеьаые ЭВМ (УВМ). Узел поиска минимального кода содержит элементы ИЛИ-НЕ 19 группы 20 элементов ИЛИ 21 и И 22, входы 23, вькоды 24 к 25.

Устройство работает следующим образом.

В исходном состоянии регистры 8 в нуле, в регистр 1 заносится информация на несколько характерных участков, число которых зависит от различных причин (чтение операнда, запись результата и т.д.) обращенный у оперативной памяти УВМ.

Обмен информацией между ЭВМ 18 и УВМ по -инициативе ЭВМ 18 осуществляется следующим образом.

Команда настройки заносится в УВМ по входу 15 в регистр 1,- состояние которого определяет режим работы ЭВМ 18 с УВМ. Информация о состоянии, регистра 1 через коммутатор 2 в промежутки времени, определяющие подачу сигналов по входу 14, поступает в регистр 3. По состоянию регистра 3 дешифратор 4 на одном из своих выходов вырабатывает управлякщий сигнал,- по которому определяется та УВМ, к которой происходит обращение. Код адреса обращения поступает на блоки 7 по входу 13,

Обмен информацией по инициативе одной из УВМ происходит следующим образом.

Код запроса поступает от УВМ на вход соответствующего регистра 8 по входу 5. Информация с выходов регистров 8 поступает на входы .23

узла 10, который обеспечивает- выбор наиболее приоритетного запроса на обмен, а также позиционного номера УВМ, приславшей этот запрос. Информация с выходов 24 и 25 блока

10, которая представляет собой наиболее приоритетный запрос и код номера УВМ, приславшей его, поступает на выход 17. ЭВМ 18 анализирует эту информацию и в случае необходимости производит обмен информацией с соответствующей УВМ. В случае, если немедленный обмен информацией с УВМ не представляется возможным, по входу 16 поступает сигнал, прекращающий обмен.

Применение изобретенияпозволяет сократить объем, оборудования устройства.

Фиг 2

УСТРОЙСТВО ДИСПЕТЧЕРИЗАЦИИ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее регистр приращений, коммутатор, регистр управления, девлифратор, первую и вторую группы блоков эле ментов И, группу элементов ИЛИ, блок элементов И, группу регистров, вход каждого из которых является первым информационным входом устройства,. первый вход каходого блока элементов И первой группы является кодовым входом устройства, выходы блоков элементов И первой группы являются выходами обращения устройства, выходы блоков элементов И второй группы являются адресными выходами устройства, первый вход каждого блока элементов .И второй группы является соответствую11,им адресным входом устройства, сигнальный вход устройства соединен с первым входом блока элементов И, выход которого соединен с первым вход ом регистр а управления, второй информационный вход устройства соединен с входом регистра приращений, вход прерывания устройства соединен с управляющим входом коммутатора, информационный вход которого соединен с выходом регистра приращений, выход коммутатора соединен с вторыл входом регистра управления, выходы которого соединены с входами де чифратора, каждый, выход которого соединен -с первым входом соответствующего элемента ИЛИ группы, выход которого соединен с вторыми входа- j ми одноименных блоков элементов И (Л первой и второй групп, отличающееся тем, что, с -целью сокращения оборудования, в него введен узел поиска минимального кода, входы которого соединены с выходами регистров группы, первый выход узла поиска минимального кода соединен с вторыми входами элементов ИЛИ группы, второй выход узла поиска минимального кода явСХ) ляется выходом прерывания устройства и соединен с вторым входом бло:о ка элементов И. Л