Фазовый дискриминатор Советский патент 1981 года по МПК H03D13/00 

Изобретение относится к системам числового программного управления, например, металлорежущими станками с цифровым управлением, и может найти применение в регулируемых и следя щих системах с импульсными и фазовым датчиками положения. Известен фазовый дискриминатор, содержащий первый и второй триггеры два ключа, инвертор, фильтр и элемент И-НЕ, причем инверсные выходы триггеров соединены с управлякицйми входами соответствующих ключей, сигнальные входы которых объединены и соединены с источником постоянного тока, а выходы ключей (одного непосредственно, а другого через инвертор соединены со входами фильтра 1. Однако такой фазовый дискриминато сложен и обладает недостаточным диапазоном линейного измерения фазового рассогласования. Цель изобретения - упрощение устройства и расширение диапазона линейного измерения фазового рассогласования, Поставлнная цель достигается тем что в фазовый дискриминатор, содержа щий первый и второй триггеры, два ключа, инвертор, фильтр и элемент И-НЕ, причем инверсные выходы триггеров соединены с управлянвдими входами соответствукнцих ключей, сигнальные входы которых объединены и соединены с источником постоянного тока, а выходы ключей (одного непосредственно, а другого через инвертор) соединены со входами фильтра, введены последовательно соединенные блок измерения фазового рассогласования, равного П2ТГ (где п 1,2,3 ...), реверсивный счетчик, цифроаналоговый преобразователь и сумматор, а также третий и четвертый триггеры и дополнительный элемент И-НЕ, причем первый и второй триггеры выполнены в виде 3-К триггеров с логикой ЗИ на входах J и К, при этом инверсный выход первого триггера соединен с первым 3-входом второго триггера, инверсный выход которого соединен с первым 3-входом первого триггера, второй Э-вход которого соединен с первым и вторым К-входами второго триггера, с первым йходом блока измерения фазового рассогласования и является первым входом фазового дискриминатора, а второй 5-вход второго триггера соединен с первьам и вторым К-входами первого триггера,со

вторым входом блока измерения фазового рассогласования и является вторым входом фазового дискриминатора, выход реверсивного счетчика соединен с объединенными первыми входами элементов И-НЕ и с первыми R-входами третьего и четвертого триггеров,прямые выходы первого и второго триггеров соединеньз со вторыми входами соответствугшхих элементов И-НЕ, выходы которых соединены с S-входами третьего и четвертого триггеров, прямые выходы которых соединены соответственно со вторым и третьим входами цифроаналогового преобразовате-ля, причем инверсный ВЕЛХОД третьего триггера соединен со вторым R-BXOдом четвертого триггера и третьи ;ш D и К-входами второго триггера, а инверсный выход четвертого триггера соединен со вторым R-входом третьего триггера и с третьим 3и К-вхдами первого триггера, при этом выход фильтра соединен со вторым вход сумматора.

На фиг.1 приведена структурная электрическая схема предлагаемого фазового дискриминатора; на фиг.2 и 3 - эпюры напряжений, поясняющие ег работу.

Фазовый дискриминатор содержит первый 1 и второй 2 триггеры, два ключа 3 и 4, инвертор 5, фильтр б, элемент 7 И-НЕ,блок 8 измерения фазового .рассогласования, реверсивный счетчик 9, цифроаналоговый преобразователь 10 (ЦАП) , сумматор 11, третий 12 и четвертый 13 триггеры, дополнительный элемент 14 И-НЕ. Ключ 3 подключен к источнику 15 постоянного тока. Блок 8 содержит тригер 16 и два элемента 17 и 18 совпадения.

Устройство работает следующим образом,

В исходном состоянии на инверсны выходах триггеров 1,2,12 и 13 присутствует 1, на прямых выходах триггеров 12 и 13 и на выходе реверсивного счетчика 9 - О, ключи 3 и 4 закрыты, выходные напряжения фильтра 6, цифроаналого.вого пре-образователя 10 и сумматора 11 равны О.

При появлении фазового рассогласования между импульсами на первом if,iu, втором foe входах устройства (например, IB опережает fof) первым же импульсом Joтриггер 1 переключится, а на его инверсном выходе появляетс О. Этим же импульсом по входу К подтверждается исходное состояние триггера 2. При появлении О ключ замыкается, и фильтр 6 подключается источнику 15 постоянного тока, на выходе фильтра б появляется напряжение. При появлении импульса foe, триггер 1 возвращается в исходное состояние, а ключ 3 размыкается. Импульс fotна состояние триггера 2 не оказывает воздействия, так как на одном из его входов 3 , связанном с выходом триггера 1, присутствует О. Учитывая, что триггеры 1 и 2 с З-К-вХОдами реагируют на задние фронты управлякадих импульсов f и foe г импульс foe возвратит триггер 1 В исходное состояние, не оказывая действия на триггер 2.

Если теперь снова появится импульс foe (foe опережает fp ) , то триггер 2 переключится, ключ 4 замкнется и на выходе фильтра б появится напряжение обратного знака.

При рассогласованиях У /5 )Г/ на выходе реверсивного счетчика 9 присут.ствует О, на выходах элементов 7 и 14 И-НЕ и инверсных выходах триггеров 12 и 13 поддерживается 1 а на их прямых выходах - О.

При рассогласовании более ± 2ТС вступают, в работу блок 8 измерения фазового рассогласования, реверсивный счетчик 9 и цифроаналоговый преобразователь 10.

В основу построения блока 14 заложен известный эффект изменения частоты выходного напряжения датчика обратной связи при его вращении (движении для линейных датчиков).

Частота выходного напряжения датчика связана с частотой его питающего напряжения соотношением

ос fп

60t

где п - скорость вращения датчика, об/мин, или скорость его перемещения мм/мин;

t - шаг датчика, мм (для кругового датчика 1).

При Нсшичии рассогласования больше чем , например +27Г (движение в + на фиг.26 ) , первым же импульсом триггер 16 устанавливается по выходу Q в 1, а при появлении второго импульса fg (до появления foe ) на выходе элемента 17 совпадени появляется импульс + foff , цена которого равна фазовому рассогласованию +2 ТГ(фиг.2а) .

Из фиг.26 видно, что импульс, соответствующий +27Г при движении в направлении плюс появляется тогда, когда два импульса частотой fo располагаются между двумя импульсами частотой fot И наоборот, импульс, соответствующий - 2 it при движении в направлении Минус, появляется тогда, когда два импульса частотой foe располагаются между двумя импульсами частотой fo . Импульсы /об поступают на входы реверсивного счетчика 9. Пр поступлении хотя бы одного импульса на выходе реверсивного счетчика 9 появляется 1. Элемент 7 И-НЕ открывается (при опережении fо) и три гер 12 переключается, на его прямом выходе появляется 1, а на выходе цифроаналогового преобразователя; 10 напряжение, пропорциональное +2 (Выходные характеристики фильтра 6,цифроаналогового преобразователя 10 и сумматора 11 представлены соответственнона фиг.За,б и в). Появление О на инверсном выходе триггера 12 блокирует триггер 2 по третьим входам D и К, Эта связь обеспечивает изменение выходного напряжения фильтра 6 при умень-. июнии фазового рассогласования. Одновременно сигналом О по инверсном выходу триггера 12 удерживает ся триггер 13 в состоянии 1 по его инверсному выходу. При уменьшении рассогласования в пределах +2ТГ на выходе реверсивТГого счетчика 9 появляется 0,триг гер 12 устанавливается в исходное состояние. На выходе ЦАП 10 выходно напряжение становится равным 0. При рассогласовании другого знак переключается триггер 13, на его прямом выходе появляется 1, а на инверсном - . На выходе ЦАП 10 появляется отрицательное напряжение а триггер 1 блокируется по входам 3-К. Формула изобретения Фазовый дискриминатор, содержащи первый и второй триггеры, два ключа инвертор, фильтр и элемент И-НЕ,при чем инверсные выходы триггеров соединены с управлякшими входами соответствующих ключей, сигнальные вход которых объединены и соединены с ис точником постоянного тока, а выходы ключей (одного непосредственно, а другого через инвертор) соединены со входами фильтра, о т л и ч а ющ и и с я тем, что, с целью упрощен устройства и расширения диапазона линейного измерения фазового рассог ласов ния, в него введены последовательно соединенные блок измерения фазового рассогласования, равного И 27Г {где и 1,2,3,...) , реверсивный счетчик, цифроаналоговый преобразователь и сумматор, а также третий и четвертый триггеры и дополнительный элемент И-НЕ, причем первый и второй триггеры выполнены в виде Э-К триггеров с логикой ЗИ на входах J и К, при этом инверсивный выход первого триггера соединен с первым 3 - входом второго триггера,инверсный выход которого соединен с первым 3 -входом первого триггера, второй э -вход которого соединен с первым и вторым К-входами второго триггера, с первым входом блока измерения фазового рассогласования и является первым входом фазового дискриминатора, а второй :з-вход второго триггера соединен с первым и вторым К-входами первого триггера, со вторым входом блока измерения фазового рассогласования и является вторым входом фазового дискриминатора, выход реверсивного счетчика соединен с объединенными первыми входами элементов И-НЕ и с первыми R -входами третьего и четвертого триггеров,прямые выходы первого и второго триггеров соединены со вторыми входами соответствую- щих элементов И-НЕ, выходы которых соединены с S-входами третьего и четвертого триггеров, прямые выходы которых соединены соответственно со вторым и третьим входами цифроаналог гового преобразователя, причем инверсный выход третьего триггера соединен со вторым R -входом четвертого триггера и третьими J и К входами второго триггера, а инверсный выход четвертого триггера соединен со вторым К -входом третьего триггера и с третьими Э и К-входами первого триггера, при этом выход фильтра соединен со вторым входом сумматора. Источники информации, принятые во внимание при экспертизе 1. Патент США №3469198, кл. Н 03 D 3/18, опублик. 23.09.69.

ПЛ -if -Sir -Iff -2Г

8ЯНИГ

Sff

tiff

Zir