Дешифратор Советский патент 1981 года по МПК H03K13/24 

(54) ДЕШИФРАТОР

1

Изобретение относится к автоматике и вычислительной технике, в частности к дешифраторам, и может быть использовано в устройствах автоматизированных систем, построенных на ферротранэисторных элементах.

Известен дешифратор, содержащий группы выходных Лерротранзисторных ячеек и две ключевые ячейки l.

Недостатком известного устройства является применение нетиповых ячеек с большим числом обмоток при увеличении числа входов.

Известен дешифратор, содержащий буферный регистр, первые входы которого подключены к выходам предварительного дешифратора, один вход которого подк.лючен к первой шине так-, товых импульсов, а остальные входы соединены с соответствующими входнъОЛК шинами, вторые входы буферного регистра подключены к шине считывания, и матричный дешифратор f.

Однако это устройство не отличается высокой надежностью функционирования из-за наличия большого количества ячеек в предварительном дешифраторе .

Цель изобретения - повыиюние надежности функционирования.

Поставленная цель достигается тем, что в дешифратор, содержащий буферный регистр, первые входы которого подключены к выходам предварительного дешифратора, один вход которого подключен к первой шине тактовых импульсов, а остальные входы соединены с соответствующими входными шинами, вторые входы буферного регистра noja0к.гпочены к шине считывания, и матричный дешифратор, введены токовый ключ управления и регистр токовых ключей управления, причем третьи вхо.цы буЛерного регистра через токовый ключ

5 управления подключены ко второй шине тактовых импульсов, выходы буферного регистра через регистр токовых к.пючей управления подключены к первой группе входных шин матричного дешиф0ратора, вторая группа входных шин которого соединена с соответствующими выходами предварительного дешифратора.

На чертеже представлена принципи5альная электрическая схема дешифратора.

Дешифратор состоит из предварительного дешифратора 1, буферного регистра 2, токового ключа 3 управления,

0 регистра 4 токовых к.пючей управления

и матричного дешифратора 5. Входами дешифратора являются шины 6-8 прямого кода и шины 9-11 обратного кода. Шина 12 - установка дешифратора 1 в исходное состояние, шина 13 - управления токовым ключем 3, шина 14 - считывания информации с буферного регистра 2.

В качестве дешифратора 1,используется дешифратор на три входа и восем выходов, буферный регистр 2 выполнен на ферротранзисторных ячейках, матри чный дешифратор 5 построен на ферротранзисторных ячейках. Шина установки матричного дешифратора 5 на рисунке .не показана.

Выходы дешифратора 1 соединены через диоды со входом обмоток считывания ячеек матричного деатфратора и входом обмоток записи ячеек буферног регистра 2, выходы которых соединены с входом токового ключа 3 управления а выходы Ячеек буферного регистра 2 поступают на вход регистра 4 токовых ключей, выходы которых соединены с выходами обмоток считывания ячеек матричного дешифратора 5.

Рассмотрим работу дешифратора при поступлении на вход шестиразрядного кода, например 000111.

Входная информация разделяется на две части (000 и 111) , каждая из которых поступает на вход последовател но и отдельно дешифруется предварительным дешифратором 1. По первому такту по шине 12 поступает тактовый импульс, устанавливающий все ячейки дешифратора 1 в исходное состояние, т. е. записывает 1. По первому такту в исходное состояние устанавливается и матричный дешифратор 5.

По второму такту на вход дешифратора 1 поступает первая часть шестиразрядного кода, т. е. код 111 на шины 6-8 прямого кода. В качестве предварительного дешифратора может использоваться пирамидальный двухтактный дешифратор, который при поотуплении на вход кода 111/ формирует сигнал на выходной шине 7. Сигнал с выхода дешифратора 1 поступает на вход обмотки записи последней ячейки регистра 2, выход которой соединен с выходом токового ключа 3 управления. Одновременно на вход токового ключа 3 управления по шине 13 поступает второй тактошлй импульс, по которому токовый ключ 3 управлени откцклвается и осупествляется запись 1 в последнюю ячейку буферного регистра 2. .

По третьему такту все ячейки йростого дешифФатора 1 устанавливаются в исходное состояние.

По четвертому такту на вход простого дешифратора 1 поступает вторая часть кода 000111, т, е. код 000 по шинам 9-11 обратного кода.

На выходной шине дешифратора 1, обозначенной О, формируется сигнал, соответствующий коду 000, поступающий через диоды на входы обмотки считывания ячеек матричного дешифратора 5. в качестве матричного дешифратора используется матрица, выполненная на ферротранзисторных ячейках. Выходы обмоток ячеек матричного дешифратора соединены с токовыми ключами регистра 4 токовых ключей. Одновременно по четвертому такту на.буферный регистр 2 по шине 14 поступает импульс считывания. Поскольку в буферном регистре 2 была записана 1 в последней ячейке, то выходным сигналом этой ячейки открывается только последний токовый ключ регистра 4 токовых ключей. При совпадении сигналов от токового ключа и предварительного дешифратора на шине О осуществляется считывание с последней ячейки , на выходе .которой формируется сигнал, соответствующий коду 000111. На этом цикл работы дешифратора заканчивается.

При поступлении на вход дешифратора 1 кода 111000 по второму такту в первую ячейку записывается значение кода 000, а по четвертого такту по коду 111 формируется сигнал на выходе ячейки матричного дешифратора 5, соответствующий коду 111000. Аналогично на выходе первой ячейки формируется сигнал, соответствуклций код 000000, а на выходе последней ячейки - сигнал, соответствующий коду 111111.

Диоды в дешифраторе используются для исключения взаимного влияния токовых ключей. Ячейки матричного дешифратора являются нагрузочными ячейками предлагаемого дешифратора.

Использование в предложенном дешифр&торе токовых ключей позволяет уменьшить количество ячеек по сравнению с известн1л 1, так как отпадает необходимость использования второго предварительного дешифратора, что повышает надежность функционирования

Формула изобретения

Дешифратор, содержащий буферный регистр, первые входы которого подключейы к выходам предварительного дешифратора, один вход которого подключен к первой шине тактовых импульсов, а остальные входы соединены с соответствующими входными шинами, BToi%iie входы буферного регистра подключены к шине считывания, и матричный дешифратор, отличающийся тем, что, с целью повышения надежности функционирования, введены .токовый ключ управления и регистр токовых ключей управления, третьи входы буферного регистра

через токовый ключ управления подключены ко второй шине тактовых импульсов, выходы буферного регистра через регистр токовых ключей управления подключены к первой группе входных шин матричного дешифратора, вторая группа входных шин которого соединена с соответствующими выходами предварительного деигифратора.

12

Источники информации, принятые во вншиание при экспертизе

508926, кл. Н 03 К 13/24, 03.01,77,

в цифровых автоматических устройствах. М.-Л., ГХИ, 1963, с. 101-102 , (прототип).