Устройство для квантования поуРОВНю Советский патент 1981 года по МПК G05B13/02 

(54) УСТРОЙСТВО ДЛЯ КВАНТОВАНИЯ ПО УРОВНЮ

рых соединены с вторыми входами соответствующих суммирующих усилителей, иервый вход первого суммирующего усилителя соединен с выходом второго истокового иоЕторителя, иервый вход второго суммирующего усилителя соединен с выходом иервого истокового повторителя, третьи входы суммируюодих усилителей соединены с выходом блока задаиия njara поиска, выходы первого и второго суммирующих усилителей через соответствующие нуль-оргаиы соединены с входами соответствующих формирователей, выходы которых соединены через элемент ИЛИ с входом триггера, первый и второй выходы которого соединены с вторыми входа М1И соответствующих ключей, первый вход первого элемента 2И-2ИЛИ соединен с выходом первого формирователя импульсов и первым входом второго элелепта 2И-2ИЛИ, второй вход первого элемента 2И-2ИЛИ соединен с первым выходом триггера и третьим входом второго злемента 2И-2ИЛИ, третий вход первого элемента 2И-2ИЛИ соединен с вторым выходом триггера и вторым входом второго элемеита 2И-2ИЛИ, четвертый вход первоэлемента 2И-2ИЛР1 соединен с выходом второго формирователя и четвертым входом второго элемеита 2И-2ИЛИ.

На чертеже представлена структурная схема устройства для квантования по уровню.

Она содергкит первый, второй и третий ключи 1, 2 н 3, блок задания шага поиска 4, первый и второй блоки памяти (запоминающие конденсаторы) 5 и 6, первый и второй истоковые повторители 7 и 8, первый и второй инверторы 9 и 10, первый и второй суммирующие усилители 11 и 12, первый и второй пуль-органы .13 и 14; первый и второй формирователи импульсов 15 и 16, элеу-QiiT ИЛИ 17, Т-триггер 18, первый и второй элементы 2И-2ИЛИ 19 и 20, источник сигнала 21.

Выход источиика сигнала 21 соединен с аналоговыми входами ключей 1 и 2, выходы которых соединены с входами блоков ;гамяти соответственно 5 и 5 и истоковых повторителей соответственно 7 и S. Аналоговый выход ключа 3 соединеи с выходом ключа 2, а вход - с выходом ключа ./. Выходы повторителей 7 и 5 через виверторы соответственно 9 и 10 соединены с вторыми входами суммирующих усилителей соответственно 11 и 12, третьи входы которых соединены с выходом блока задания щага поиска 4. Первый вход суммирующего усилителя 11 соединен с выходом повторителя 8, а первый вход суммирующего усилителя 12 соединен с выходом повторителя 7. Выходы суммирующих усилителей 11 и 12 соединены через нуль-оргакы соотв1етствен.но 13 и 14 с входами формирователей импульсов соответственно 15 и 16, выходы которых соединены с входами элемеита ИЛИ 17, выход

которого соединен со счетным входом Т-триггера 18, второй (управляющий) вход ключа / соединен с первым выходом триггера 18, а управляющий вход ключа 2 - с вторым выходом этого же триггера. Первый вход элемента 2И-2ИЛИ 19 соединен с первым входом элемента 2И-2ИЛИ 20 и выходом формирователя 15, второй вход - с третьим входом элемеита 2И-2ИЛИ 20 и

выходом формирователя 15, третий вход - с вторым входом элемента 2И-2ИЛИ 20 и вторым выходом триггера 18, четвертый вход - с четвертым входом элемента 2И2ИЛИ 20 и выходом формирователя 16.

Устройство для квантования по уровню работает следующим образом.

В первый момент отпирается ключ 3 от импульса «Начальная установка и на коиденсаторах 5 и 6 запоминается напряжение

U, равное выходному напряжению источника сигнала в момент окончания этого импульса. При этом напряжения на первых н вторых входах суммирующих усилителей, производящих алгебраическое суммирование входных нанряжений, одинаковы, и на выходах их появляется напряжение, равное

BbixS Кз 5,

где /Сз - коэффициент усиления суммирующих усилителей по третьему входу; б - щаг кваитоваиия, равный выходному напряжению блока 4 задания щага поиска.

При этом один из ключей 1 н 2, предположим ключ /, оказывается запертым иапряжением, действующим с иервого выхода

триггера 18, а второй - открытым, поскольку на другом выходе триггера 18 в этот же момент времени это напряжение отсутствует. Предположим, выходное напрял епие источника сигнала монотонно возрастает. При этом выходное напряжение истокового повторителя 7 н инвертора 9 остается неизменным, поскольку ключ 1 заперт и цепь перезаряда запоминающего конденсатора 5 разомкнута, а напряжение

ка выходе повторителя 8 и инвертора 10 возрастает по абсолютной величине. При этом напряжение на втором входе суммирующего усилителя 11 остается неизменным, а на нервом возрастает. Когда выходное

напряжение источника сигнала становится равным + б, выходное напряжение суммирующего усилителя // становится равным нулю, и нуль-орган 13 формирует скачок напряжения, по которому формирователь 15 формирует короткий имиульс. На выходе же суммирующего усилителя 12 нулевое напряжение не появляется, поскольку на его втором входе действует проинвертированное возрастающее выходное напряжение повторителя 8, что приводит к увеличению по абсолютной величине его выходного напряжения. Импульс с выхода формирователя 15 поступает на входы элементов 2И2ИЛИ 19 и 20 и появляется на выходе элемента 2И-2ИЛИ 19, поскольку лишь на выходе первого элемента И элемента 2И2ИЛИ 19 действует одновременно импульс с выхода формирователя 15 и напряжение «Хранение с первого выхода триггера 18. По окончании импульса на выходе формирователя 15 триггер 18 изменяет свое состояние и на запоминающем конденсаторе 6 запоминается напряжение Ui + 8. При дальнейшем возрастании выходного напряжения источника сигнала 21 нулевое напряжение появляется на выходе суммирующего усилителя 12 и на выходе элемента 2И-2ИЛИ 19 вновь появляется короткий импульс, поскольку лишь на входах второго элемента И ее будет совпадение напряжения «Хранение с второго выхода триггера 18 и импульса с выхода формирователя 16. Таким образом при монотонном увеличении выходного напряжения источника сигнала на выходе элемента 2И-2ИЛИ 19 появляются импульсы каждый раз при достижении очередного уровня квантования. При уменьшении выходного напряжения источника сигнала импульсы появляются на выходе элемента 2И-2ИЛИ 20.

Вследствие того, что для запоминания нового значения выходного напряжения источника сигнала достаточно лишь прекратить перезаряд запоминающего конденсатора блока намятн, находящегося в режиме слежения, а не перезарядить запоминающий конденсатор до нового значения запоминаемого напряжения, повышается быстродействие и точность работы устройства. При использовании известного устройства на каждом шаге квантователя появляется погрешность

б U,,,(ti),,,,,(ti+r),

гдеti - время достижения очередного уровня квантования;

т - длительность перезаряда запоминающего конденсатора (блока памяти); (:)- выходное нанряжение источника сигнала в момент достижения им очередного уровня квантования;

вы-;С 1+т)- выходное напряжение источника сигнала в момент окончания перезаряда запоминающего конденсатора (блока памяти) .

Поскольку минимальная величина т ограничивается временем перезаряда запоминающего конденсатора, величина б у прототипа не может быть уменьшена. При использовании же предложенного устройства это ограничение снимается, так как скорость нереключения запоминающих конденсаторов ограничивается лишь частотными характеристиками применяемых в устройстве блоков, которые могут быть выполнены х1;остаточно широкополосными. Таким образом величина погрешности, возникающей на каждом шаге кванования, при использовании предложенного устройства уменьшается в T/SI раз, где Si - длительность импульсов на выходе формирователей импульсов заявляемого устройства.

Уменьшение времени запоминания напряжения, соответствующего очередному уровню квантования, увеличивает также быстродействие устройства.

Формула изобретения

Устройство для квантования по уровню, содержащее три ключа, первые входы первого и второго ключей соединены с выходом источника сигнала, выход первого ключа соединен с входом первого блока памяти и

с первым входом третьего ключа, выходы первого и второго ключей соединены с входом первого истокового повторителя, блок задания шага поиска, тригер, первый формирователь импульсов, отличающееся

тем, что, с целью увеличения точности и быстродействия устройства, она содержит второй блок памяти, второй истоковый повторитель, второй формирователь импульсов, два инвертора, два суммирующих усилителя, два нзль-органа, элемент ИЛР1 и два элемента 2И-2ИЛИ, причем выходы первого и второго ключей через соответствующие блоки памяти соединены с входами соответствующих истоковых повторителей,

выходы которых соединены с входами соответствующих инверторов, выходы которых соединены с вторыми входами соответствующих суммирующих усилителей, первый вход первого суммирующего усилителя соединен с выходом второго истокового повторителя, первый вход второго суммирующего усилителя соединен с выходом первого истокового повторителя, третьи входы суммирующих усилителей соединены с выходом

блока задания шага поиска, выходы первого и второго суммируюших усилителей через соответствующие нуль-органы соединены со входами соответствзющих формирователей, выходы которых соединены через элемент ИЛИ с входом триггера, первый н второй выходы которого соединены с вторыми входами соответствующих ключей, первый вход первого элемента 2И-2ИЛИ соединен с выходом первого формирователя

импульсов и первым входом второго элемента 2И-2ИЛИ, второй вход первого элемента 2И-2ИЛИ соединен с первым выходом триггера и третьим входам второго элемента 2И-2ИЛИ, третий вход первого элемента 2И-2ИЛИ соединен с выходом второго формирователя имлульсов и четвертым входом второго элемента 2И-2ИЛИ.

Источники информации, принятые во внимание при экспертизе:

1.Авторское свидетельство СССР № 434378, кл. G 05 В 13/02, 1974.

2.Авторское свидетельство СССР Хо 413458, кл. G 05 В 13/02, 1974 (прототип).

Иачальн. устан