Аналого-цифровое устройство дляВычиСлЕНия СВЕРТКи фуНКций Советский патент 1981 года по МПК G06F17/10 

1 Изобретение относится к специализированной вычислительной технике, и может быть использовано в ргщиотехни ке, связи, радиоавтоматике, радиоуправлении, радионавигации, радиолокации, авторегулировании, измерительной технике, гидролокации И моделиру ющих устройствах для формирования ск нирующих диаграмм направленности, увеличения разрешающей способности по дальности (или времени) и угловым координатам, вычисления свертки функций и функций корреляции двух -сигна лов, один или оба из которых являются четными или нечетными функция1.1и времени, а также для обнаружения опознавания и обработки сигналов и измерения их параметров и характерис тик. Известно устройство для вычислеНИН корреляционных функций, содержащее функционально связанные между собой блоки-преобразователи аналогкод, блоки управления, генераторы та товых импульсов, генераторы случай-. ного потока импульсов, элементыИЛИ, цифровые линии задержки, накопительные реверсивные счетчики, блоки считывания, многоканальные блоки умножения, цифровые линии задержки, коммутаторы, переключатели, перестраиваевяле фильт1мл, распределители импульсов, компараторы, масштабные блО ки, накопительные сулвдаторы и блоки адаптации li. . НедСизтатки устройства - низкое быстродействгз, ограниченней динамический диапазон амплитуд и дртитальностей обрабатываемых сигналов и ограниченная область использования. Наиболее близким к предлагаемому является многоканальный коррелятор, содержагцийдвоичный счетчик, логические элементы И и ИЛИ, накопительные счетчики, выходы которых подключены к блоку считывания, АЦП, первые входы которых подключены ко входамклеммам, а вторьга входы соединены с соответствующими выходами блока управления, выход первого преобразователя соединен со входом цифровой линии задержки, вход управления которьм подключен к генератору тактовых импульсов блока управления, выход второго преобразователя - к генератору чисел, разрядные входы двоичного счетчика, кроме последнего, соединены с выходом логического элемента И. своего разряда, первые входы KOTOjaox соединены с выходом генераора чисел, вторые входы - с соотетствующими выходами блока управлеия,-8ыход элемента И последнего разяда н выход двоичного счетчика через логический элемент ИЛИ подключены к первь 1 входам логических элеентов И, образующих цифровой блок уменьшения (ЦБУ), вторые входы которых соединены с выходами соответстaywfcmx цифровых линий задержки (ЦЛЗ), оединенных со входами накопительых счетчиков 2J.

Однако в данном устройстве низкое быстродействие из-за сложности управления и использования последовательного кода, ограниченный динамический диапазон амплитуд и длительностей обрабатываемых сигналов из-за конечной емкости накопительных счетчиков и ограниченная область использования из-за нейнвариантности к относительному времени запаздывания одного из сигналов.

Цель изобретения - повышение точности и быстродействия вычислений.

Поставленная цель достигается тем, что в устройство для вычисления свертки функций, содержащее первый и второй масштабные блоки, входы которых являются соответственно первым и вторым входами устройства, и выходы подключены соответственно ко входам первого и второго АЦП, выходы первого АЦП подключены соответственно ко входам.цифровых линий задержки первой группы, к первому входу первой группы соответствующего многоканального .блока умножения и к первь1М входам переключателей, вторые входы которых соединены с соответствующими выходаьш второго аналогоцифрового преобразователя, выходаа цифровых линий задержки первой группы подключены соответственно ко входам первой группы соответствующего многоканальногоблока умножения, та ктирующие входы цифровых линий задержки первой и второй группы подключены соответственно к первому и второму выходам генератора тактовых импульсов, введены блоки линейного суммирования, дополнительные масштабные блоки и многовходовой сумматор, входы которого подключены к выходам соответствующих дополнительных масштабных блоков, вход каждого из которых соединен с выходом соответствующего блока линейного су1ин«шрования, входы каждого из которых подключены соответственно к выходам соответст.вующего многоканального блока умножения, входы второй группы которого подключены в обратном порядке к выходам соответствующей цифровой линии задержки второй группы и к выходу соответствующего переключателя, вход цифровой линии Зсщержки соединен с выходом соответствующего переключателя.

На фиг.1 изображена схема предлагаемого устройства; на фиг.2 структурная схема.

Аналого-цифровое устройство для вычисления свёртки функций содержит (фиг.1) соединенные последовательно 5 первый масштабный блок 1, вход которого является первым входом устройхзтва, и первый АЦП 2, к выходам которого подключены первые цифровые линии 3 задержки каждой пары, соединенные последовательно второй масштабный блок 4, вход которого является вторым входом устройства, и второй АЦП 5, вторые цифровые линии 6 задержки каждой пары, многоканальные 5 блоки 7 умножения, каждый из которых содержит .элементов перемножения. Первая группа входов подключена к соответствующим отводам первой цифровой линии 3 i задержки « i-й пары, а вторые входы - в обратном порядке k соответствующим отводс1М второй цифровой линии 6i задержки t-ой пары, блоки 8 линейного суммирования, входы которых подключены к соответствукнцим выходам соответственно блоков,7 умножения, дополнительные масштабные блоки 9, входы которых подключены к выходам соответственно блоков 8 линейного суммирования, многовходовой сумматор 10, у 0 которого входы подключены к выходам блоков 9, а выход является выходом устройства, переключатели 11, подключающие входы вторых цифровых линий б задержки каждой пары через первые и вторые положения - к соответствующим выходс1М второго и первого АЦП соответственно 5 и 2 и генератор 12 тактовых импульсов, первый и второй выходы которого подключены к такл . тирующим входам соответственно первых и вторых цифровых линий 3 и 6 задержки каждой пары.

Масштабный блок 1 или 4 содержит перестраиваемую по частоте входную цепь со ступенчатым делителем напряжения, смесители, перестраиваемые

по частоте гетеродины и усилители с регулируемыми коэффициентами усиления (при необходимости могут быть использованы автоматические схемы 0 перестройки или подстройки частот гетеродинов и автоматические схемы регулировки амплитуд выходных напряжений) . Цифровые линии 3 и 6 задержки выполнены а регистрах сдвига,время задержки t. всех линий одинаково и равно

tj TK -At. + uj

где TK - максимально возможная длительность обрабатываемых 0сигналов;

At- интервал повторения тактовых импульсов; ,- максимально возможное относительное время запаздывания сигналов. В качестве элементов в блоках 7 умножения использованы двухвходовые элементы И. Коэффициенты передачи, блоков 9 прямо пропорииональны соот 10 величинам {2, V) , , . , где 1ветственно Vm. макси .значение обрабатываемых сигналов. ПРИ вычислении взаимной свертки переключатель 11 находится в положени 1,при вычислении автосвертки переключатели находятся в положении 2. Генератор 12 тактовых импульсо содержит автогенератор, буферный ка кад, узел формирования запускающих импульсов с частотойповторения F и триггер-распределитель импульсов последовательного действи выходы которого являются первым и вторыгл выходами генератора тактовых импульсов. Величина/ выбирается и условия отображения с заданной точностью обрабатываемых сигналов ступенчатыми функциями с шагом ступень ки л t. Работает аналого-цифровое устрой ство для вычисления свертки функций следующим образом. Сигналы f(t) и (t) через первый и второй входы устройства и первый и второй масштабные блоки 1 и 4 поступают на входы соответственно первого и второго АЦП 2 и 5 в виде сигналов f-)(t) и f4(t) ,преобразу1эдихся в параллельные кодовые последователь ности Ч ( t) и Ф ( t) (i 1,2,3), которые через их первые, вторые, третьи и т.д. выходы поступают непосредственно на входы первых цифровых линий 3 задержки и .через переключатели 11 - на входы вторых цифровых линий 6 задержки камсдой пары. При прохождении кодами 4(t) и Ф:(t) (,2,3,,,,} на встречных направлениях соответственно первой и вторбй цифровых линий 3 i и б i задержки i -ой пары колебание f (t) через отводы первой цифровой линии задержки с запаздыванием каждый раз на интервал At поступает последовательно во времени на первые входы элементов умиожения 7 , 7 г :fr 2. 3 блока 7.f. умножения, а крдыФ) (t) через отводы второй цифровой линии 6.4 задержки с запаздыванием каждый раз на интервал дс поступают последовательно во времени на вторые входил элементов. 7.; умножения, причем в это случае коды Фу (t) сдвинуты на интервал задержки 1/2at по отношению к кодам (t) . Через время t f , начиная с момента прихода nejsBOro колебания, например f (t) на вход первой цифровой линии 3 i задержки или Ф {t) на вход второй цифровой линии б задержки i-ой пары, происходит выравнивание относительного времени запаздывания колебания, например Ф. (t) или Ч (t) . Коды if (t) и Фс (t) с запаздыванием каждый раз на интервал 1/2л1 последовательно во времени одновременно поступают на первые и вторые входы соответствующих элементов, умножения 1 ,7,2. il-i- i ... 7 , 7,-„ , 7,-,+ ., блока 7,- умножения. произведения Образуя на их выхода вида .(t-U4i} i-(i-l4)b| значения которых суммируются в 1-ом блоке 8 линейного суммирования, образуя на его вЕДХОде сумму в виде .(-fe-tfat)--(a) 1) 1 Таким образом, начиная с момента начйла образования и линейного суммирования произведений кодов вида (t) (t), на выходе (2т+1)-го блока 8 формируется значение y.i(( ,-2-,-Из приведенного соотношения следует, что на выходе i-ro узла 8 линейного сулатарования с течением времени формируется результат, который с точностью до постоянного множителя является приближенным вычислением по формуле прямоугольников или трапеций интеграла свертки вида at . Jч.(2i-T)ф.(t) ,Va т,,;tero,Tj, длительность сигнала faCt); - длительность сигнала f-t(t)j 1/2 ГТ-т + Тд выхода 1-го узла 8 линейного сумирования значение (t) через взвеивсшзщий элемент 9-j поступает в виде ода а I-ни вход линейного сумматора 10. а выходе последнего с течением вреени формируется окончательный реультатXrO P(2), оторый с точностью до постоянного ножителя является приближенным выислением по формуле прямоугольников ли трапеций с учетом погрешности вантования по уровню интеграла сверки вида X(t) f.(2t-T)|.(T)ar i О , ,-AzT2 ;te o,Tj. Приведенное описание работы устройства справедливо и тогда, когда выполняются условия: f,it)ijCi)-.-,)if,(t)-f-,(-); ,tl{t)--f,И);faa) ; При выполнении условия f (t)j(tj переключатели 11 , Ид, ll г следует перевести в положения 2, т.е. в Этом случае второй масштабный блок 4 и второй АЦП 5 можно не использовать. Таким образом, введение К блоков линейного суммирования, К дополнительных масштабных блоков и много - входового сумматора и установление новых связей я предлагаемом устройстве -повышает точность и быстродействие вычислений и расширяет област использования устройства, в результате чего повышается достоверность результатов вычисления, расширяется динамический диапазон амплитуд и ра бочих частот обрабатываемых сигнало и существенно улучшаются тактикотехнические характеристики устройства/что в итоге приводит к улучше нию технико-экономических показателей устройства. Формула изобретения Аналого-цифровое устройство для вычисления свертки функций, содержа щее первый и второй масштабные блок «входы которых являются соответствен но первым и вторым, входами устройст ва:, а выходы подключены соответстве но ко входам первого и второго аналого-цифровых преобразователей, выходы первого аналого-цифрового преобразователя подключены соответственно ко входам цифровых линий задержки первой группы, к первому входу первой группы соответствующего многоканального блока умножения и к первым входам переключателей, вторые входы которых соединены с соответствующими выходами второго цифро-аналоговох-О преобразователя, выходы цифровых линий задержки первой группы подключены соответственно ко входам первой группы соответствующего многоканального блока умножения, тактирующие входы цифровых линий задержки первой и второй группы подключены соответственно к первому и второму выходам генератора тактовых импульсов, отличающееся тем, что, с целью повышения быстродействия и точности, в устройство введены блоки линейного суммирования, дополнительные масштабные блоки и многовходовой сумматор, входы которого подключены к выходам с|оответствующих дополнительных масштабных блоков, вход каждого из которых соединен с выходом соответствующего блока линейного суммирования, входы каждого из которых подключены соответственно к выходам соответствующего многоканального блока умножения, выходы второй группы которого подключены в обратном порядке к выходам соответствующей цифровой линии задержки, второй группы и к выходу соответствующего переключателя, вход цифровой линии задержки соединен с выходом соответствующего переключателя. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 556450, кл.б 06 F 15/34, 1976. 2.Авторское свидетельство СССР № 383056, кл.С Об F 15/34, 1975.