Устройство для синхронизации фаздВуХ гЕНЕРАТОРОВ Советский патент 1981 года по МПК H03L7/00 

1

Изобретение относится к радиоизмерительной технике и может быть использовано для синхронизации фазы одного генератора по фазе другого.

Известно устройство синхронизации фаз двух генераторов, содержащее последовательно соединенные местный генератор, управляемую линию задержки и фазовый дискриминатор, другой вход которого подключен к выходу опорного генератора, а выход- ко входу коммутируемого зарядно-разрядного блока, и коммутируемый запоминающий блок, один из входов которого подключен к источнику постоянного напряжения, а выход -,к управляющему входу управляемой линии задержки 1.

Недостатками известного устройства являются невысокие спектральные характеристики выходного сигнала.

Цель изобретения - улучщение спектральных характеристик выходного сигнала. .

Для этого в устройстве синхронизации фаз двух генераторов, содержащем последовательно соединенные Местный генератор, управляемую линию задержки и фазовый дискриминатор, другой вход которого подключен к вьтходу опорного генератора а выход - ко входу коммутируемого зарядно-разрядиого блока, и коммутируемый запоминающий блок, один из входов которого подключен к источнику постоянного напряжения, а выход - к управляющему входу управляемой линии задержки, включен дополнительный фазовый дискриминатор между выходами местного и опорного генераторов, включены последовательно блок сравнения и триггер между выходом дополнительного фазового дискриминатора и управляющими входами коммутируемого запоминающего блока, другой вход которого подключен к выходу коммутируемого зарядно-разрядного блока, а выход - к другому входу блока сравнения. Блок сравнения содержит элементы И, рыходы которых подключены ко входам элемента Или, первые входы объединены и являются первыми входами блока сравнения, а вторые входы соединены с выходами соответствующих пороговых элементов, входы которых объединены и являютея вторыми входами блока сравнения.

На чертеже представлена структурная электрическая cxewa предлагаемого устройства синхронизации фаз двух генераторов. Оно содержит последовательно соединенные местный генератор 1, управляемую линию задержки 2 с плавным изменением задержки, охваченную кольцом фазовой автоподстройки, состоящим из последовательно соединенных фазового дискриминатора 3, другой вход которого связан с выходом опорного генератора 4, коммутируемого зарядно-разрядного блока 5, коммутируемого запоминающего блока 6, другой вход которого соединен с источником постоянного напряжения 7. Устройство содержит также между выходом местного генератора 1 и входами коммутируемого запоминающего блока 6 последовательно соединенные дополнительный фазовый дискриминатор 8, другой вход которого соединен с выходом опорного генератора 4, блок сравнения 9 и триггер 10 со счетным входом. Блок сравнения 9 содержит две цепи. Каждая из цепей состоит из последовательно соединенных порогового элемента 11 (12) и элемента И 13 (14), вторые входы которых объединены и являются первым входом блока сравнения 9, а входы пороговых элементов 11 (12) соединены с управляющим входом линии задержки 2 и являются вторым входом блока сравнения 9, а выходы элементов И 13 (14) соединены со входами элемента ИЛИ 15, выход которого является выходом блока сравнения 9.

Управляемая линия задержки 2 выполнена, например, на варикапах. Задержка, а следовательно, и фаза выходного сигнала зависит от приложенного к ней напряжения. В приведенной схеме изменению управляющего напряжения на линии задержки

Аи ,„, соответствует изменение величины фазы управляемого сигнала на 431(для f0,5 МГц, Аф()0,4 мк/сек);

«««кс -CMKH- управляющие напряжения на линии задержки, которые выбираются такими, чтобы величины задержек входного сигнала были равны (п-1) 2Жи (n-f 1) 2Ji, соответственно, при этом диапазон регулирования равен Аф(ли) (п+1)23(п-1), где п - целое число.

Коммутируемый запоминающий блок 6 содержит два запоминающих элемента, например конденсаторы Q и Cj.. В рабочем режиме один из запоминающих элементов, рабочий, например Ci, подключен к управляющему входу линии задержки 2, а другой - к источнику постоянного напряжения 7 с номиналом Ej. Начальное подключение конденсаторов может быть любым, оно зависит от состояния триггера 10. Устройство работает следующим образом.

В исходном положении, например, при помощи кнопки на рабочем запоминающем элементе устанавливается начальное напряжение, равное Е. Величина напряжения EI выбирается такой, что при этом напряжении задержка фазы выходного сигнала равна

р(Е«)п.2л.

Величина п рассчитывается для каждого конкретного случая реализации линии задержки на варикапах.

0В зависимости от соотнощения фаз выходного и опорного сигналов на выходе фазового дискриминатора 3 образуется сигнал положительной или отрицательной полярности. Пусть фаза опорного сигнала опережает фазу сигнала на выходе линии задержки 2, тогда положительное напряжение с выхода фазового/Дискриминатора 3 воздействует на коммутируемый зарядноразрядный блок 5 таким образом, что напряжение на рабочем запоминающем элементе увеличивается (заряжается рабочий конденсатор Ci). При этом фаза сигнала на выходе линии задержки 2 изменяется и приближается к фазе сигнала опорного генератора 4. Затем на выходе фазового дискриминатора 3 появляется отрицательное

5 напряжение, и на рабочем запоминающем элементе напряжение уменьщается (конденсатор С| разряжается).

Таким образом, напряжение на рабочем запоминающем элементе следит за изменеQ нием разности фаз местного и опорного генераторов и колеблется около значения, соответствующего нулевому рассогласованию фаз сигналов опорного генератора и сиг- нала с выхода линии задержки 2.

Величина пульсации, отражающей расхождение фаз сигналов опорного и местного генераторов, определяется чувствительностью фазового дискриминатора 3 и коммутируемым зарядно-разрядным блоком 5 и составляет достаточно малую величину. При достижении на рабочем запоминающем устройстве напряжения Ц:маю (IJeMMM) триггер 10 со счетным входом меняет свое состояние и, воздействуя на коммутируемые запоминающие элементы, отклоняет рабочий запоминающий элемент (конденсатор Ci) от управляющего входа линии задержки 2 и подключает другой запоминающий элемент (конденсатор Сг), который становится рабочим, и на котором предварительно установлено напряжение EI, соответствующее задержке фазы местного генератора, равное п-2л. Запоминающий элемент С| подключается к источнику постоянного напряжения 7.

Смена, состояния триггера 10 происходит по сигналу с блока сравнения 9, а именно с выхода элемента ИЛИ 15 при поступлении на один из его входов сигнала совпадения элементов И 13 и 14, на которые в свою очередь приходят сигналы логических единиц, соответственно, с пороговых элементов 11 или 12, срабатывающих при достижении на рабочем запоминающем элементе (конденсаторе Ci) уровня напряжения ,5, грубо «или Uc грубо, соответственно, и сигнала логической единицы с выхода фазового дискриминатора 8, формируемой при разности фаз сигналов опорного и местного генераторов, равной нулю, который вырабатывается при достижении на управляющем входе линии задержки 2 напряжения Таким образом, построением схемы исключается ложное срабатывание триггера 10, которое может возникнуть из-за того, что фазовый дискриминатор 8 выдает сигнал логической единицы также при разности фаз входных сигналов, кратной л. Рассмотрим более подробную работу блока сравнения. При увеличении напряжения на рабочем запоминающем элементе (конденсаторе Ci) до U UcM,5( грубо (напряжение l-tгрубо выбирается вблизи Uc, срабатывает пороговый элемент 11 и выдает сигнал логической единицы на элемент И 13. При этом напряжение на рабочем запоминающем элементе продолжает расти до тех пор, пока не станет равным а разность фаз опорного и местного генераторов станет кратной 2л. В этот момент фазовый дискриминатор 8 выдает сигнал логической единицы на элемент И 13, на другой вход которого действует сигнал логической единицы с выхода порогового элемента 11. Сигнал совпадения этих сигналов с элемента И 13 ерез элемент ИЛИ 15 подается на счетный вход триггера 10 и изменяет его состояние. Триггер 10 производит переключение рабочего запоминающего элемента, разность фаз выходного и опорного сигналов не изменяется. Аналогично работает устройство и при достижении напряжения на рабочем запоминающем элементе исд,ц„ с той лишь разницей, что сигнал, управляющий триггером 10, вырабатывается элементом И 14, на который поступают сигналы логических единиц с порогового элемента 12 и фазового дискриминатора 8. Уровень напряжения Ut,j грубо выбирается вблизи UCMKH Из приведенных данных видно, что в предлагаемом устройстве осуществляется более точный переход линии задержки с управляющего напряжения Uc в Ег. (ис„ц„ в Ег), соответствующий изменению фазы сигнала подстраиваемого генератора на ±2л, обеспечивающий круговую работу фазовращателя, выполненного на управляемой линии задержки и, как следствие этого, улучшаются спектральные характеристики выходного сигнала (сводится к нулю ощибка по фазе, возникающая при смене рабочего запоминающего элемента) В предлагаемом устройстве в блоке сравнения 9 анализируются фазы сигналов на входе и выходе линии задержки 2 (выходной сигнал по фазе совпадает с опорным сигналом), поэтому команда на смену рабочего конденсатора выдается с выхода дополнительного фазового дискриминатора 8 при совпадении фазы входного сигнала с фазой выходного (опорного) сигнала. Таким образом, в предлагаемом устройстве проводится непосредственный анализ изменения фаз подстраиваемого сигнала до 2л (Ол) и исключаются ошибки сведения фаз выходного и опорного сигналов во время смены рабочего конденсатора. Следовательно, скачок (разрыв) фазы, возникающий при переключении в предлагаемом устройстве, будет соответствовать 2л, в то время как в прототипе он будет близок к 2л, но не равен ему, и спектральные характеристики выходного сигнала у предлагаемого устройства лучще, чем у прототипа. Формула изобретения 1.Устройство синхронизации фаз двух генераторов, содержащее последовательно соединенные местный генератор, управляемую линию задержки и фазовый дискриминатор, другой вход которого подключен к выходу опорного генератора, а выход - ко входу коммутируемого зарядно-разрядного блока, и коммутируемый запоминающий блок, один из входов которого подключен к источнику постоянного напряжения, а выход - к управляющему входу управляемой линии задержки, отличающееся тем, что, с целью улучшения спектральных характеристик выходного сигнала, включен дополнительный фазовый дискриминатор между выходами местного и .опорного генераторов, включены последовательно блок сравнения и триггер между выходом дополнительного фазового дискриминатора и управляющими входами коммутируемого запоминающего блока, другой вход которого подключен к выходу коммутируемого зарядно-разрядного блока, а выход - к другому входу блока сравнения. 2.Устройство по п. 1, отличающееся тем, что блок сравнения содержит элементы И, выходы которых подключены ко входам элемента ИЛИ, первые входы объединены и являются первыми входами блока сравнения, а вторые входы соединены с выходами соответствующих пороговых элементов, входы которых объединены к Яиляются вторыми входами блока сравнения. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР о заявке № 2629420/09, кл. Н 03 В 3/04,