Преобразователь последовательногоКОдА B пАРАллЕльНый Советский патент 1981 года по МПК G06F5/04 

54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной и измерительной техники. По основному авт. св. № 628485 известен преобразователь последовательного кода в параллельный,содержа щий элементы И, первые и вторые управляющие входы которых соединены со ответственно непосредственно и через дополнительные элементы задержки с выходами распределителя импульсов, а выходы - с единичными входами статических триггеров, нулевые входы которых подключены к шине Сброс, инфор мационный вход преобразователя сое-. динен со входом элемента задержки flJ Недостатком данного преобразовате ля является недостаточная достоверность преобразования, обусловленная возможностью записи ложной информации в статические триггеры устройства. Ложная информация может записываться вследствиевозможного перекры вания во времени сигналов, действующих на двух управляющих входах N-ro элемента И с (N-l)-M задержанным информационным импульсом, поступаиоадим на объединенные входы всех элементов И. Целью изобретения является повышение точности преобразования. Поставленная цель достигается тем, что в преобразователь последовательного кода в параллельный, по авт. свид. 628485, введен дополнительный элемент И, первый и второй входы которого подключевлл соответственно непосредственно- и через элемент задержки к информационному входу преобразователя, а выход - к объединенным входам всех .элементов И. На чертеже приведена блок-схема предлагаемого преобразователя. Преобразователь последовательного кода в параллельный содержит элемент 1 задержки, элементы И 2, распределитель 3 импульсов, элементы 4 задержки,- статические триггеры 5,.дополнительный элемент И 6, информационный вход 7, шину Сброс 8. Информационный вход 7 соединен с первым входом дополнительной схемы непосредственно, а со вторым входом - через элемент 1 задержки. Выход дополнительного элемента И 6 соединен с объединенными входами элементов И 2. Первые управляющие входы элементов И 2 непосредственно, а вторые управляющие входы через элемент задержки 4