Устройство для измерения динамическихХАРАКТЕРиСТиК АНАлОгО-цифРОВыХ пРЕОбРАзО-ВАТЕлЕй Советский патент 1981 года по МПК H03K13/02 

(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ДИНАМИЧЕСКИХ

ХАРАКТЕРИСТИК АНАЛОГО-ЦИФРОВЫХ

ПРЕОБРАЗОВАТЕЛЕЙ

ратор, при этом выход управляемого делителя числа импульсов через ключевой элемент соединен со входом первого счетного триггера, выход которого соединен с первым входом управления ключевого элемента и через элемент временной задержки со входами аналого-цифрового преобразователя и .счетчика, а через группу элементов ИЛИ и последовательно соединенные с соответствующими элементами ИЛИ этой группы элементами И подключен ко входам цифроаналогового преобразователя, при этом каждый элемент ИЛИ группы этих элементов и каждый элемент И соединены с соответствующими выходами группы D-триггеров,

входы синхронизации которых и вход СИНХ-.

ронизации отдельного D-триггера подключены к выходам второго счетного триггера, вход которого соединен с выходом счетчика и соответствующим входом блока обработки, к которому также подключен второй вход у травления ключевого элемента, вход сброса счетчика через первый дополнительный элемент ИЛИ соединен с параллельно соединенными входами сброса всех D-триггеров, счетных триггеров и выходом одновибратора, вход которого через второй дополнительный эле| ент ИЛИ подключен к выходу отдельного D-триггера и к выходу сброса блока обработки.

На чертеже представлена функциональная схема устройства.

Устройство содержит блок 1 обработки, аналого-цифровой преобразователь 2, генератор 3 тактовых импульсов образцовой частоты, образцовый цифроаналоговый преобразователь 4, управляемый делитель 5 числа импульсов, элемент 6 временной задержки, ключевой элемент 7, счетчик 8, первый и второй счетные триггеры 9 и 10 соответственно, D-триггеры 11 с D-входом 12, входом 13 синхронизации и входом 14 сброса, отдельный D-триггер 15, элементы ИЛИ 16, элементы И 17, одновибратор 18, первый и второй дополнительные элементы ИЛИ 19 и 20 соответственно, выход 21 сигнала переноса для запуска соседней декады.

Устройство автоматически определяет минимальное время преобразования (временное разрешение, время переходных процессов или время задержки) АЦП, а также зависимость временного разрещения от уровня входного преобразуемого напряжения и обеспечивает вычисление по измеренным данным некоторых других динамических характеристик АЦП. Для этого в устройстве формируется последовательный набор ступеней напряжения различных уровней, продолжительность ступени каждого уровня изменяется до появления минимальной динамической погрещности и, тем самым, при кодировании определяется временное разрешение АЦП для каждого уровня входного сигнала и соответствующая минимальная динамическая погрещность.

Устройство работает следующим образом.

В исходном сортоянии ключевой элемент 7 закрыт, выходные сигналы D-триггеров 11 равны нулю и, тем самым, блокируются элёменты И 17 и исключается передача сигналов на входы ЦАП, начиная со входа второго разряда, счетчик 8 находится в нулевом положении.

Образцовый ЦАП 4 по сигналам счетного триггер,а 9, управляемого импульсами тактового генератора 3, по мере переключения триггеров 11 формирует последовательные группы прямоугольных сигналов напряжения различного уровня, длительность которых регулируется изменением коэффициента пересчета делителя 5 по командам блока 1 обработки. Таким образом, период следования тактовых сигналов после его «растяжения делителем 5. и триггером 9, определяет длительность сущ,ествования уровня выходного Напряжения ЦАП. В исходном состояНИИ коэффициент пересчета делителя устанавливают таким, чтобы период следования тактовых импульсов на выходе делителя 5 являлся заведомо больще времени преобразования, при котором динамическая погрещность АЦП равна нулю.

Выходные сигналы триггера 9 с началом действия устройства поступают на вход ЦАП только через один из элементов ИЛИ 16, непосредственно присоединенный ко входу первого разряда. По последовательности этих сигналов на выходе ЦАП формируется образцовое напряжение прямоугольной формы первого наименьщего .уровня, равного кванту. Входы всех остальных разрядов ЦАП при этом блокированы нулевыми сигналами триггеров 11, приложенными ко входам всех соответствующих элементов И 17 во входных цепях этих разрядов.

По сигналу блока обработки открывается ключевой элемент 7, первым тактовым импульсом, появивщимся на выходе делителя

5, переключается триггер 9, с временной задержкой в элементе 6 сигналом триггера 9 запускается АЦП 2 и с появлением второго тактового импульса ключевой элемент 7 вновь запирается.

Таким образом, АЦП запускается с пос-. тоянной временной задержкой относительно начала переключения триггера 9 и включения ступени выходного напряжения ЦАП. Тем самым обеспечивается начало аналогоцифрового преобразования после заверщения переходных процессов ЦАП. Так как время задержки элемента 6 выбирается заведомо большим времени переходных процессов ЦАП, то это позволяет исключить погрешности измерений из-за начальной нестабильности уровня образцового напряжения при его установлении.

Генератор 3 тактовых импульсов работает непрерывно, его частота выбирается исходя из минимально возможного времени

преобразования аттестуемых АЦП, т. е. достаточно высокой. Но каждый последующий запуск АЦП и кодирование уровня напряжения, формируемого ЦАП, происходит только после того, как в блок обработки передается результат предыдущего цикла преобразования, где он сравнится с истинным значением этого уровня. Поэтому используемый старт-стопный асинхронный режим работы позволяет применять в устройстве блок обработки любого быстродействия, независимо от частоты тактового генератора и времени преобразования АЦП.

Коды истинных значений уровней ЦАП получают предварительно при аттестации АПЦ в статическом режиме. Эти коды хранятся в памяти блока обработки и сравниваются с кодами соответствующих уровней, получаемых при аттестации АЦП в динамическом режиме.

Каждый уровень напряжения заданной длительности с целью уменьщения случайной погрещности кодируется несколько раз подряд. Число циклов кодирования одного уровня (запусков АЦП) фиксируется счетчиком 8 и задается установкой соответствующего коэффициента пересчета этого счетчика. Если при установленном уровне напряжения ЦАП и заданной длительности существования уровня динамическая погрешность равна нулю, то блок обработки вырабатывает сигнал на изменение коэффициента пересчета делителя 5, и, тем самым-, уменьшается длительность существования кодируемого уровня напряжения ЦАП. Длительность уровня изменяют дискретно, на величину периода тактовых импульсов.

Оценка равенства динамической погрешности нулю производится по совокупности результатов кодирования, число которых несколько меньше, заданного числа сигналов запуска АЦП и обусловленного коэффициентом пересчета счетчиком 8. Поэтому в результате такого анализа сигналом переключения делителя 5, сформированного блоком обработки, через элемент ИЛИ 19 одновременно сбрасывается счетчик 8 в нулевое положение, после чего продолжается копирование установленного уровня напряжения, но уже сокращенной длительности.

Если динамическая погрешность кодирования данного уровня по мере уменьшения его длительнбсти оказывается отличной от нуля, то после заданного числа циклов кодирования, определяемого коэффициентом пе ресчета 8, на выходе счетчика появляется сигнал. В соответствии с этим сигналом блок обработки вычисляет среднее значение минимальной динамической погрешности коди: рования данного уровня при его соответствующей минимальной продолжительности. Это минимальное время существования уровня напряжения, в течение которого начинает проявляться динамическая погрешность, обусловлено конечным временем переходных процессов АЦП и равно ему. Оно определяется как разность между временем периода следования тактовых импульсов, с учетом коэффициента деления делителя 5 и счетного триггера 9, и постоянным временем за5 держки элемента 6.

Выходным сигналом счетчика 8 одновременно переключается счетный триггер 10, который переключает первый из D-триггеров 11 из нулевого положения в единичное. D-триггеры 11 образуют распределитель

0 выходных сигналов счетчика 8. В исходном состоянии на входы D этих триггеров, за исключением первого из них, в цепи входа первого разряда ЦАП, поступают нулевые сигналы, а ко входам сброса всех триггеров приложен единичный сигнал одноЪибрато5ра 18. С появлением первого выходного сигнала счетчика 8 и переключением триггера 10, переключается первый из D-триггеров 11 в цепи формирования первой ступени выходного напряжения ЦАП. Однако связанный с ним следующий D-триггер не переключит0ся, хотя на его D-входе появился единичный сигнал, так как ко входу синхронизации этого триггера оказывается приложенным нулевой сигнал со второго выхода тригге раШ.

Таким образом, все остальные D-триггеры с появлением первого выходного сигнала счетчика 8 остаются в исходном положении. С переключением первого из D-триггеров ко входу первого разряда ЦАП, через

0 соответствующий элемент ИЛИ 16, оказывается постоянно приложенным единичный сигнал этого триггера и на выходе ЦАП устанавливается постоянное напряжение первого младщего уровня, равное кванту. С 5 переключением первого D-триггера его единичный сигнал одновременно поступает и на элемент И 17 в цепи второго разряда ЦАП и, тем самым, входная цепь этого разряда подготавливается для передачи сигналов счетного триггера 9. По сигналу триг0гера 9 на выходе ЦАП формируются прямоугольные , изменяющиеся также на величину кванта, но теперь от установленного постоянного уровня, и суммарный уровень выходного сигнала достигает таким образом максимально двух квантов.

5

Далее работа устройства продолжается аналогично описанному.

АЦП контролируется по всей совокупности уровней квантования. В этом случае ЦАП выдает все уровни квантования АЦП 0 с интервалом в один квант. Подобный ЦАП целесообразно строить по принципу преобразования параллельного единичного кода в напряжение в виде нескольких декад. При этом номинал резисторов каждой декады ЦАП более старщего разряда отличается от номинала резисторов соседней младшей декады на десятичный порядок. Поэтому после завершения цикла формирования и кодирования девятого уровня образцового сигнала ЦАП с поступлением соответствующего сигнала счетчика 8, переключается триггер 15, его выходным сигналом запускается первый разряд декады соседнего старшего разряда и, одновременно, включается одновибратор 18, который сбрасывает младшую декаду в исходное состояние. Затем процесс формирования ступеней выходного напряжения младшей декадой ЦАП повторяется, но сначала от последовательно формируемых уровней старших разрядов соседней декады, а затем и остальных более старших деПосле получения оценок динамической погрешности по всей шкале АЦП, блок обработки через элемент ИЛИ 20 запускает одновибратор 18 и. все устройство сбрасывается в исходное состояние. Формула изобретения Устройство для измерения динамических характеристик аналого-цифровых преобразователей, содержащее блок обработки, цифроаналоговый преобразователь, к выходу которого подключен аналого-цифровой преобразователь, соответствующие выходы которого подключены к блоку обработки, генератор тактовых импульсов и управляемый делитель числа импульсов, входы которого подключены к генератору тактовых импульсов и блоку обработки, отличающееся тем, что, с целью расширения функциональных возможностей, в него введены элемент временной задержки, ключевой элемент, счетчик, первый и второй счетные триггеры, группа последовательно соединенных О-триггеров, отдельный D TpHrrep, входом подключенный к выходу последнего D-триггера из группы этих триггеров, группа элементов ИЛИ, группа элементов И, первый и второй дополнительные элементы ИЛИ, а также одновибратор, при этом выход управляемого делителя числа импульсов через ключевой элемент соединен со входом первого счетного триггера, выход которого соединен с первым входом управления ключевого элемента и через элемент временной задержки со входами аналого-цифрового преобразователя и счетчика, а через группу элементовИЛИ и последовательно соединенные с соответствуюш,ими элементами ИЛИ этой группы элементами И подключен ко входам цифроаналогового преобразователя, при этом каждый элемент ИЛИ группы этих элементов и каждый элемент И соединены с соответствующими выходами группы D-триггеров, входы синхронизации которых и вход синхронизации отдельного D-триггера подключены к выходам второго счетного триггера, вход которого соединен с выходом счетчика и соответствующим входом блока обработки, к которому также подключен второй вход управления ключевого элемента, вход сброса счетчика через первый дополнительный элемент ИЛИ соединен с параллельно соединенными входами сброса всех D-триггеров, счетных триггеров и выходом одновибратора, вход которого через второй дополнительный элемент ИЛИ подключен к выходу отдельного D-триггера и к выходу сброса блока обработки. Источники информации принятые во внимание при экспертизе 1.Хлистунов В. Н. Основы цифровой электроизмерительной техники, М., «Энергия, 1966, с. 32-40. 2.Бородатый В. И. и др. Вопросы построения автоматизированной annajiaTypbi для исследования динамических характеристик быстродействующих элементов ИИС. Труды ВНИИ физико-технических и радиотехнических измерений, 1975, № 25(55), с. 39-42, рис. 3.