Устройство для цифровой фильтрацииНА OCHOBE диСКРЕТНОгО пРЕОбРАзОВА-Ния фуРьЕ Советский патент 1981 года по МПК G06F17/14 G01R23/165 

АЦП являются дискретизацией следующих процессов X(-t) CSC03(U i:4-%) ; Njii)i:a(f+cg)sin(e)i + %4d{); где бцибц), соответственно, амплитудный и фазовый разбалансы квадратурных каналов, то наряду с основной гармоникой на частоте «и в спек тре сигнала появляется паразитная составляющая на частоте (л) , Дt).x(iH:/(t)) -(,+s.),-j.g-a(u,t.V)В реальных системах, работающих в диапазоне температур даже после юс ровки разбалансов, не удается уменьшить амплитуду зеркальной гармоники ниже - (30-40) дБ по отношению к основной,, Это приводит к инструменталь ным ошибкам при спектральном анализе вызывающем снижение точности цифровой фильтрации. Кроме того, наличие зеркальных гармоник ограничивает динамический диапазон фильтруемого сиг нала до тех же (30-40) дБ, ибо сигна лы меньшей интенсивности могут оказаться замаскированными паразитными составляющими. Цель изобретения - повышение точности фильтрации .и расширение динамического диапазона устройства. Поставленная цель достигается тем, что в устройство,содержащее два смесителя, два аналого-цифровых преобразователя, коммутатор, умножитель комплексных чисел, блок памя ти, блок быстрого преобразования Фурье и детектор, причем входы смесителей объединены, а выходы смесителей подключены ко входам соответствующих аналого-цифровых преобразо вателей, выходы коммутатора соединены со входами умножителя комплекс ных чисел, входы задания коэффициен тов которого подключены к выходам б ка памяти, а выходы умножителя комплексных чисел соединены со входами процессора быстрого преобразования Фурье, выходы которого подключены ко входам детектора, выход которого является выходом устройства, и введе ны генератор тестового сигнала, пер ключатель, четыре умножителя, шесть сумматоров, четыре регистра и четыр ключа, причем выход генератора тест вого сигнала соединен с первым вход 24 Переключателя, второй вход которого является входом устройства, а выход переключателя подключен ко входам смесителей, выход первого аналогоцифрового преобразователя соединен с первыми входами первого и второго умножителей, выходы которых подключены к первым входам, соответственна, первого и второго сумматоров выход второго аналого-цифрового преобразователя соединен с первыми входами третьего и четвертого умножителей, выходы которых подключены ко вторым входам, соответственно, первого и второго сумматоров, выходы которых подключены, соответственно, к первому и второму входам коммутатора, первый выход блока быстрого преобразования Фурье соединен со входами первого и второго кJБoчeй, выходы которых соединены со входами соответственно первого и второго регистров, второй выход блока быстрого преобразования Фурье соединен со входами третьего и четвертого ключей, выходы которых соединены со входами, соответственно, третьего и четвертого регистров, выходы первого и второго регистров соединены, соответственно, с первыми и вторыми входами третьего и четвертого сумматоров, выходы которых подключены ко вторым входам, соответственно , третьехО и второго умножителей, выходы третьего и четвертого регистров соединены соответственно, с первыми и вторыми входами пятого и шестого сумматоров, выходы которых подключены ко BTOPF IM входам, соответственно, первого и четверто: го умножителей. На чертеже представлена схема предлагаемого устройства. Устройство содержит вход устройства 1, генератор 2 тестового сигнала, переключатель 3, смесители 4,аналого-цифровые преобразователи 5,первый умножитель 6, второй умножитель 7, третий умножитель 8, четвертый умножитель 9, первый сумматор 10, второй сумматор 11, коммутатор 12, умножитель 13 комплексных чисел, блок 14 памяти, блок 15 быстрого преобразования Фурье, первый и третий ключи-16, второй и четвертый ключи 17, первый и третий регистры 18, второй и четвертый регистры 19, третий сумматор 20, четвертый сумма-, тор 21, пятый cyNfMaTop 22, шестой сумматор 23, детектор 24, выход устройства 25; Устройство работает следующим образом. Возникающие в квадратурных канала разбалансы подвергаются коррекции. Причем исполнительным элементом корректирующей схемы служит ее часть, содержащая умножители 6-9 и сумматоры 10 и 11. В качестве датчика разбалансов попутно с основным назна чением испо-пьзуется процессор БПФ 15 сигналы на выходе которого служат тем исходным материалом, из которого преобразователь корректирующей схемы, содержащий ключи 16 и 17, регист ры 18 и 19 и сумматоры 20-23, формирует корректирующие множители для -умножителей 6-9 исполнительного элемента. -Периодически, с частотой, за пери од которой амплитудно-фазовые разбалансы меняются незначительно (обычно от единиц до сотен секунд), входы смесителей 4 с помощью переключателя 3 отключаются от входа устройства и соединяются с выходом генератора 2 гармонического тестового сигнала изв стной частоты Д ( и амплитуды ао. После преобразования в смесителях 4 и АЦП 5 тестовые сигналы с ква ратурных каналах имеют вид дискретизации следующих выражений (Ь)(диУ1 + Ср). N(g(t)Oo()5inluCi- -t4Vo) 1 - произвольная начальная фаза тестового сигнала. Исполнительный элемент в режиме прохождения тестового сигнала (2) пропускает его без искажений. Корректирующие множители поступающие в этом случае на умножители 6-9 равны, соответственно, 1,0, О и 1. При единичных коэффициентах, поступающих с выхода блока 14 памяти, коммутатор 12, умножитель 13 комплексных чисел и процессор БПФ реализуют.как и IB известном прямое БПФ комплексной выборки (2 ). Действительная и мнимая части спектра комплексного сигнала (2) поступают на ключи I6 и 17 преобразователя, причем ключи 16 пропускают на запись в регист эы 18 спектральные отсчеты на частоте А lo , а ключи 17 пропускают на запись в регистры 19 отсчеты на частоте ДОг. Из содер2жимого регистров I и 19 на выходах сумматоров 20-23 формируются, соответственно, корректирующие множите ли ReFx. F,,, eS . Г к;:-1::1н „,е « Затем с помощью переключателя 3 входы смесителей 4 отключаются от генератора 2 тестового сигнала и подключаются ко входу устройства 1. Квадратурные составляющие входного сигнала (1) после преобразования в исполнительном элементе на выходах сумматоров 10 и 11 имеют вид дискретизации следующих выражений X(t)4(-fc)Ue - ft Repx (((t) Амплитуды составляющих X(t) и Y(t) равны, а фазы отличаются на 90 2(t).X(t)-JY(t;-qc(o(Hc)e()K I у g3 (Д(А;-ЬЧ ц) Результатом коррекции является отсутствие амплитудно-фазовых разбалансов квадратурных каналов, а значит, и зеркальных гармоник в спектре сигнала. Увеличение объема устройства цифровой фильтрации, вызванное введением в его состав тестового генератора и корректирующей схемы, при работе в реальном масштабе времени и при объеме выборки .N : 2 не превышает Э-45. Использование изобретения позволяет существенно увеличить точность цифровой фильтрации путем устранения паразитных гармоник и расширить динамический диапазон устройства и представляется наиболее целесообразным в системах с высокими требованиями к точностным характеристикам и динамическому диапазону. Формула изобретения Устройство для цифровой фильтрации на основе дискретного преобразования Фурье, содержащее два смесителя, два аналого-цифровых преобразователя, коммутатор, умножитель комлексных чисел, блок памяти, блок ыстрого преобразования Фурье и деектор, причем входы смесителей объдинены, а выходы смесителей подк;поены ко входам соответствующих зналого-цифровых преобразователей, выходы коммутатора соединены со вводами умножителя комплексных чисел, входы задания коэффициентов которого подключены к выходам блока памяти, а выходы y ножителя комплексных чисел соединены со входами блока быстрого преобразования Фурье, выходы которого подключены ко входам детектора, выход которого является выходом устройства,отличающееся тем, что, с целью повышения точности фильтрации и расширершя динамического диапазона устройства, в него введены генератор тестового сигнала, переключатель, четыре умножителя, шесть сумматоров, четыре регистра и четыре ключа, причем выход генератора тестового сигнала соединен с первым входом переключателя, второй вход которого является входом устройства, а выход переключателя подключен ко входам смесителей, выход первого аналогоцифрового преобразователя соединен с первыми входами первого и второго умножителей, выходы которых подключены к первым входам, соответственно первого и второго сумматоров, выход, второго аналого-цифрового преобразователя соединен с первыми входами третьего и четвертого умножителей, выходы которых подключены ко вторым входам, соответственно, первого и

второго сумматоров, выходы которых подключены, соответственно, к первом и второму входам коммутатора, первый выход блока быстрого преобразования Фурье соединен со входами первого и второго ключей, выходы которых соединены со входами, соответственно, первого ив.торого регистров, второй выход блока быстрого преобразования Фурье соединен со входами третьего и четвертого ключей, выходы которых соединены со входами, соответственно третьего и четвертого регистров, выходы первого и второго регистров соединены, соответственно, с первыми и вторыми входами третьего и четвертог сумматоров, выходы которых подключены ко вторым входам, соответственно, третьего и второго умножителей, выходы третьего и четвертого регистров соединены, соответственно, с первыми и вторыми входами пятого и шестого сумматоров, выходы которых подключены ко вторым входам, соответственно, первого и четвертого умножителей.

Источники информации, принятые во внимание при экспертизе

1.Патент Великобритании

№ 1546173, кл. С 06 F 16/34, 1976,

2.Авторское свидетельство СССР №607224, кл. G 06 F 15/34, 1975 (прототип),