Д-триггер Советский патент 1981 года по МПК H03K3/286 

(54)D-ТРИГГЕР

Изобретение относится к цифровой автоматике, вычислительной технике и микроэлектронике. Известен)-триггер, содержащий шесть инверторов, первые выходы, первого и второго инверторов соединены с входами соответственно второго и первого инверторов, вторые выходы которых соединены с выходамиD-триггера, Б -вход которого соединен с вхо дом третьего инвертора, который соед нен с первым выходом четвертого инве тора, вход которого соединен с первым выходом третьего инвертора, второй выход которого соединен с входом пятого инвертора, выход которого соединен с входом, шестого инвертора, первый выход которого соединен с вхо дом пятого инвертора, а вторые выход четвертого и шестого инверторов соед нены с входами соответственно первог и второго инверторов П3« ИзвестенD-триггер, содержащий первый, второй, третий, четвертый и пятый инверторы, первый выход первого инвертора соединен с входом второго инвертора и выходом третьего инвертора, первый выход второго инвертора соединен с входом первого инвертора и первым выходом четвертого инвертора, второй выход которого соединен с входом третьего инвертора и первым выходом пятого инвертора 122Недостатком этого D-триггера является относительно низкое быстродействие. Цель изобретения - повышение быстродействия. Поставленная цель достигается тем, что в1)-триггере, содержащем первый, второй, третий, четвертый и пятый инверторы, первый выход первого инвер тора соединен с входом второго инвертора и выходом третьего инвертора, первый выход второго инвертора соеди нен с входом первого инвертора и первым выходом четвертого инвертора, второй выход которого соединен с входом 38 третьего инвертора и первым выходом пятого инвертора, вход и второй выход пятого инвертора соединены соответственно с тактовым входом Hj)-BxoдомР-триггера, который соединен с входом четвертого инвертора. На чертеже показана структурная схема D-триггера. D-триггер содержит первый 1, Btoрой 2, третий 3, четвертый 4 и пятый 5 инверторы, первый выход первого инвертора 1 соединен с входом второго инвертора 2 и выходом третьего инвертора 3, первый выход второго инвертора 2 с едТанен с входом перво|ГО инвертора 1 и первым выходом чет вертого инвертора 4, второй выход ко торого соединен с входом третьего инвертора 3 и riepBHiM выходом пятого инвертора 5, вход и второй выход которого соединены соответственно с такто вым входом 6 и)-входом 7D-триггера который соединен -с входом четвертого инвертора. Соединение выхода третьего инвертора 3 с входом второго инвертора 2 и выходом первого инвертора 1, соединение выхода четвертого инвертора с входом первого Инвертора 1 и выходом второго инвертора 2, соединение входа третьего инвертора 3 с вькодом пятого инвертора 5 и выходом четвертого инвертора 4 и соединение входа четвертого инвертора 4 с выходом пятого инвертора 5 и1)-входом 7 образуют элементы монтажное И. Пятый инвертор 5 для обеспечения нормального функционирования должен иметь задержку срабатывания, превышакнцую задержку срабатывания остальных инверторов D -триггер работает следующим образом. Если на входеD установлено значение D 1 то при поступлении положительного фронта синхросигнала С переключается инвертор 4 При этом ин вертор 1 переключается в состояние логической 1. Инвертор 3 также пере ключается, и на входе инвертора 2 устанавливается единичное логическое состояние. Инвертор 2 переключается в состояние логического О. Таким образом производится запись в триггер .информации, поступившей по входу D , если задержка переключения инвертора 5 достаточна- для переключения инвертора it 2-fc2i. По истечении времени на выходе инвертора 5 устанавливается состояние логического О 4 и любые изменения сигнала на входе) не вызывают изменения состояний выходов триггера. Если на входе t) установлено значение логического О, то при поступлении положительного фронта синхросигнала С на входе инвертора 3 устанагвливается сигц,ал логической 1. На входе инвертора 2 устанавливает :я нулевой логический сигнал, и инвертор 2 переключается в состояние логической 1. При этом инвертор I переключается в состояние логического О. Для нормальной работы триггера необходимо выполнение условияТ 4:, где с длительность синхросигнала С. При этом рабочая частота триггера составляет /2СГак как задержка переключения логических элементов зависит от потребляемой мощности, то необходимые значенияС для инвертора 5 2t Зi2Moжнo обеспечить путем уменьшения его потребляемой мощности по сравнению с элементами 1-4. I При работе в цифровом устройстве один инвертор 5 может вырабатывать сигналы С для нескольких триггеров. Предлагаемьдй D-триггер ориентирован на использование элементов инжекционной логики. Формула изобретения D-триггер, содержащий первый, второй, третий, четвертый и пятый инверторы, первый выход первого инвертора соединен с входом второго инвертора и выходом третьего инвертора, первый выход второго инвертора соединен с входом первого инвертора и первым выходом четвертого инвертора, второй выход которого соединен с входом третьего инвертора и первым выходом пятого инвертора, отличающийс я тем, что, с целью повышения быстродействия, вход и второй выход пятого инвертора соединены соответственно с тактовым входом иD-входомD-триггера, который соединен с входом четвертого инвертора. Источники информации, принятые во внимание при экспертизе 1.Лебедев В.И. и др. Схемотехнические особенности элементов с инжекционным питанием. Сб. Микроэлектроника и полупроводниковые приборы, М., Советское Радио, 1977, вып.2. 2.Патент Франции N 2255709, кл. Н 01 L 27/06, 1976 (прототипУ