Элемент памяти для регистра сдвига Советский патент 1981 года по МПК G11C19/28 

Изобретение относится к вычислительной технике и может быть использовано при построении микроэлектронных регистров сдвига. Известен регистр сдвига на элементах интегральной инжекционной логики, в схеме которого в цепь переда чи информации включены дополнительны транзисторы-инверторы, которые вносят задержку при переносе информации из одной ячейки в другую. Это приводит к снижению тактовой частоты. Кроме этого, этот регистр имеет и та кой недостаток, как использование двух типов питания, постоянного для хранения информации и тактированного для ее п ередачи в следующий разряд П Наиболее близким к предлагаемому по технической сущности является эле мент памяти, который содержит два двухколлекторных п-р-п транзистора, соединенных по триггерной схеме, два р-п-р-транзистора,:эмиттеры которых соединены с тактовой шиной. Причем базы п-р-п-транзисторов соединеш 1 с коллекторами р-п-р-транзисторов, эмиттеры последних соединещ между собой (топологически представляют одну область, называемую инжектором) и с соответствующим источником тактовых импульсов. Базы р-п-р-транзисторов и эмиттеры п-р-п-транзисторов соединены с шиной нулевого потенциала. При выполнении ячейки памяти на данном элементе прием информации на основной триггер происходит по переднему фронту тактового импульса ТИ.(|, подаваемого на эмиттеры р-п-р-транзисторов данного триггера. После (Окончания тактового импульса за счет остаточных зарядов,накопленных в базе п-р-п-транзисторов ив базе р-п-р-транзисторов,основной триггер продолжает находится в одном из устойчивых состояний.Прием информации в дополнительный триггер из основного происходит также по переднему фронту тактового импульса ТИ g. Состояние до полнительного триггера определяется . состоянием основного триггера,которы находится во включенном состоянии за счет остаточных зарядов,накопленных в базах р-п-р-И п-р-п-транзисторов 2j Недостатком данного элемента памяти при построении регистра сдвига является то, что с увеличением ампли туды тактового импульса происходит накопление неосновных носителей зарядов в базовых областях транзисторо что ограничивает частотные свойства регистра сдвига. Действительно, для зарядов имеет место выражение фажение +uQ I (1.) заряд в базе насьщенного р-п-р-транзистора; заряд в базе насыщенного р-п-р-транзистора; йО. накапливающий заряд в ба транзистора в зависимости от смещения коллекторног перехода р-п-р- транзисто Причем ли i -ВаЖ. g. и-э / V-r- (2) I, . где РЛ равновесная концентрация дырок; W - толщина базы; L -, диффузионная длина носителе заряда; Чт - температурный потенциал; Uq - потенциал, прикладываемый к змиттерному переходу. Цель изобретения - повышение быстродействия элемента памяти. Поставленная цель достигается . т.ем, что в элемент памяти для регис ра сдвига, содержащий два п-р-п-тра зистора, охваченных по первым колле торам триггерной связью, эмиттеры п-р-л-транзисторов соединены с шиной нулевого потенциала, два р-п-р-транзистора, эмиттеры которых подключены к шине тактовых импульсов, коллекторы р-п-р-транзисторов соединены с первыми коллектор ми п-р-п-транзисторов и с информаци онными входами элемента памяти, вто рые коллекторы п-р-п-транзисторов соединены с выходами элемента памяти, введен, , анод которого соединен с базами р-п-р-транзисторов, а катод - с шиной нулевого потенциа ла. На чертеже представлена электрическая схема элемента памяти. Схема содержит два п-р-п-транзистора 1 и 2, два р-п-р-тр нзистор 3 и 4, шину 5 нулевого потенциала, щину 6 тактовых импульсов, информационные входы 7 и 8, выходы 9 и 10 элемента памяти и диод 11. Элемент памяти функционирует следующим образом. При подаче тактового импульса ТИ. f на эмиттеры р-п-р-транзисторов 3 и 4 информация со входа записывается в триггер, выполненный на транзисторах 1 и 2. После установления информации в триггере можно записанную информацию переписать в следующий элемент памяти. Для этого необходимо подать тактовый импульс ТИ на эмиттеры р-п-р-транзисторов, относящихся к следующему элементу памяти и одновременно снять тактовый импульс с эмиттеров р-п-р-транзисторов 3 и 4, относящихся к данному элементу памяти. За счет заряженных базовых й костей п-р-п-транзистора 1 и 2 триггер продолжает находиться в одном из устойчивых состояний, что и определяет состояние триггера следующего элемента памяти, устанавливается в состояние, определяемое входным сигналом, и будет находиться в данном состоянии до тех пор, пока присутствует ТИ. При построении регистра сдвига на предложенном элементе время передачи информации из разряда в разряд определяется в данной схеме временем рассасывания .зарядов на базовых емкостях р-п-р- 3 и 4 и п-р-п-транзисторов 1 и 2. Накопление зарядов в базе р-п-р-транзисторов 3 и 4, независимо от увеличения амплитуды тока тактового импульса, отсутствует за счет введения диода 11, обеспечивающего активный режим работы р-п-р-транзисторов 3 и 4. Это приводит к повьшению быстродействия при передаче информации из разряда в разряд, формула (1), так как в этом случае : йО.0 и Quar.-oQolifT тI/VT / нсчо flqkT s - Р одном и том же токе инжектора, ток поступающий в базу п-р-п-транзистора, более чем в два раза превышает аналогичный ток при работе в насыщенном режиме, то увеличение быстродействия получают при меньших мощностях, т.е. улучшается значение фактора качества pt;.