Устройство для измерения амплитудно- фАзОВыХ чАСТОТНыХ ХАРАКТЕРиСТиК Советский патент 1981 года по МПК G05B23/02 

Изобретение относится к автоматическому управлению и регулированию и предназначено для экспериментального исследования динамических характерис тик линейных систем автоматического управления (САУ). Известен анализатор спектра, осно ванный на вычислении ряда Фурье, содержащий генератор гармонических кол баний ортогональных функций (синусоидальных и косинусоидальных колебаний) , блоки умножения, интеграторы и регистраторы. При определении амплитудно-фазовых характеристик этим ана лизатором система выводится на режим вынужденных колебаний, выходной сигнал системы умножается на синусоидсшьные и косинусоидальные колебания а затем полученное произведение инте грируется на периоде. На выходах интеграторов получаются значения вещественной и мнимой составляющих амплитудно-Фазовой характеристики tlj . Недостатками такого устройства являются длительность определения амплитудно-фазовых характеристик, так как точки амплитудно-фазовой характеристики определяются путем последовательной подачи на вход системы ряда частот, а также сложность в реализации блоков умножения. Наиболее близким к-предлагаемому по технической сущности является устройство для определения амплитуднофазовых характеристик, содержащее генератор частоты, формирователь часто.ты, генератор функций Родемахера, блок дискретно-аналоговых генераторов, сумматор, преобразователь напряжение-частота, задатчик интервала интегрирования, ключ, блок выделения знака, два блока логических элементов , два блока делителей частоты и два блока корреляторов, выходы которых соединены с соответствуквдими входами блоков регистрирующих приборов, выход блока выделения знака соединен с первыми входами блоков логических элементов Г2} . Недостатком известного устройства является длительность определения амплитудно-фазовых характеристик при большом количестве точек. Цель изобретения - повышение точности и быстродействия устройства. Эта цель достигается тем, что в устройстве для измерения с1мплитуднофазовых частотных характеристик, содержащем последовательно соединенные

задающий генератор, декадный делител частоты, октавный делитель частоты, блок формирования полигармонического сигнала, последовательно соединенные регистр сдвига, первый элемент И, первый блок формирования ортогонального сигнала, первый блок умножения, первый цифровой интегратор, последовательно соединенные второй блок формирования ортогонального сигнала, второй блок умножения, второй цифровой интегратор, причем входы блоков формирования ортогональных сигналов соединены, выход регистра сдвига подключен к первому входу второго элемента И, второй вход первого элемента И подключен к первому вхду третьего элемента И и к соответствующему выходу октавного Делителя частоты, второй вход второго элемента И подсоединен к соответствующему выходу программного блока, к другому выходу которого по ключен второй вход декадного делителя частоты, второй вход первого блока умножения подключен ко второму входу второго блока умножения и ко входу устройства, к выходу которого подключен выход блока формирования полигармонического сигнала, вход распределителя импульсов, подключен к соответствующему выходу программного блока, первый выход блока сравнения кодов подключен к соответствующему входу блока регистрации, первый вход дешифратора подключен к соответствующему выходу программного блока, а также бло управления регистрацией, нуль-орган, вычислитель квадранта, четвёртый элемент И, элемент ИЛИ, формирователь импульсов, выход первого цифрового итегратора подключен ко входу блока сравнения кодов и первому входу вычислителя квадранта, второй вход которого подключен к выходу второго цифрового интегратора и входу нульоргана, выход которого и второй выход блока сравнения кодов подключены ко входам четвертого элемента И, выход которого подключен к соответствующему входу программного блока, .выход блока вычисления квадранта подключен через дешифратор ко входам счетчика фазы, выход первого блока формирования ортогонального сигнала через формирователь импульсов подсоедини н, ко второму входу распределителя импульсов, первый выход которого подключен к первому входу элемента ИЛИ,второй выход подключен ко второму входу элемента ИЛИ и первому вход регистра сдвига, третий выход через третий элемент И подсоединен ко второму входу регистра сдвига, выход элмента ИЛИ подключен к соответствующему входу программного блока и вторым входам цифровых интеграторов, выход второго элемента И через вычитающий счетчик фаэы подсоединен к соответствующему входу блока регистрации один из входов которого через блок управления регистрацией подключен к выходу программного блока.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит задающий генератор 1, декадный 2 и октавный 3 делители частоты, блок 4 формирования полигармонического сигнала, объект 5, канал б о бработки октавной чатоты, дискретный фазовращатель 7, блок 8 управления, измеритель 9 фазы, блоки 10 и 11 формирования действительной и мнимой составляющих, формирователь 12, регистр 13 сдвига, первый элемент И 14, второй элемент И 15, третий элемент И 16, распределитель 17, элемент ИЛИ 18, вычитающий счетчик 19 фазы, дешифратор 20, первый 21 и второй 24 блоки формирования ортогональных сигналов, первый 22 и второй 25 блоки умножения, первый 23 и второй 26 цифровые интеграторы, блок 27 вычисления квадранта, нульорган 28, четвертый элемент И 29, блок 30 сравнения кодов, блок 31 регистрации, блок 32 управления регистрацией, программный блок 33.

Устройство работает следующим образом.

В исходном состоянии все интеграторы и счетчики находятся в нулевом состоянии, а распределитель 17 - в позиции 111.

Процессы, происходящие в каждом из каналов обработки октавных частот идентичны.

В одном из каналов по сигналу Пуск программный блок 33 включает декадный делитель 2 на выдачу первой декады частот. Сигнал с делителя 2 поступает На вход октТавного делителя 3, с выхода которого сигналы поступают на входы блока формирования полигармонического сигнала и на входы каналов обработки октавных частот. В блоке 4 формируется полигармонический сигнал и подается на вход объекта 5 регулирования. Объем 5 выводится в режим вынужденных колебаний , с его выхода получаем сигнал f{t).

По сигналу Пуск программный бло 33 переключает распределитель 17 в позицию 1. Сигнал с выхода распределителя 17 поступает на первый вход схемы ИЛИ 18 и с ее выхода поступает на входы цифровых интеграторов 23 и 26 и дает разрешение на их включение. Одновременно импульсы возбуждения октавной частоты через открытую схему 14 Запрет поступают на блоки 21 и 24 формирования ортогональны функций. Схема 14 Запрет работает по алгоритму С АЛВ, где А - сигнал октавной частоты,

В - сигнал регистра сдвига В В блоке 21 происходит формирование сигнала cos w i t, a в блоке 24 -sin wi Происходит процесс перемножен1; я и интегрирования сигналов в блоках формирования действительной составлянлцей 10 и мнимой составляющей 11. По значащему моменту - окончанию первого полупериода функции cos wit - распределитель 17 формирователем 12 переключается в позицию 11, процесс интегрирования продолжается, а в регистре

13сдвига заносится число, соответствующее единичному сдвигу фазы опорног,о сигнала дЧ в процессе регулирования. После окончания второго полупериода распределитель 17 переключается .в позицию III, интеграторы отключаются от перемножителей через схему ИЛИ 18.

Число, записанное в интеграторе 23, переносится в блок 30 сравнения кодов, а по знакам сигналов интеграторов 23 и 26 блок 27 квадранта чере дешифратор 20 квадранта заносит.в счетчик 21 начальное значение угла . Во время формирования полупериода через элемент И 16 на регистр 13 сдвига подаются тактовые импульсы, запрещающие передачу через схему 14 сигналов на блоки 21 и 24 формирования ортогональных функций. После освобождения регистра 13 схема Запрет

14отпирается, и продолжается формирование 3-го полупериода функции.

Благодаря описанному процессу 3-й полупериод смещается на величину Д f что соответствует фазовому сдвигу опорного сигнала и составляющей данной частоты, содержащейся в сигнале f(t). В 4-й и 5-й полупериоды действие схемы не отличается от описанного для 1-го и 2-го полупериодов. Когда распределитель снова переключается в позицию 111, то с выхода интегратора 23 на блок 30 поступает текущее значение действительной составляющей, которое сравнивается с предыдущим значением.

Такое сравнение по равенству кодов необходимо для того, чтобы зафиkcиpoвaть поступление установившегося режима. При установившемся режиме коды равны, и с блока 30 сигнал поступает на первый вход логической схемы И 29. В установившемся режиме процесс регулирования фазы длится до тех пор, пока нуль-орган 28 не определит равенство мнимой составляющей нулю, тогда совпадение сигналов установившегося режима и нуля мнимой составляющей на входах схемы И 29 вызывает появление сигнала на выходе схемы И 29, который подается на программный блок 33 для разрешения однократной регистрации значений амплитуды и фазы через блок 32 управления операцией регистрации в блоке 31 регистрации и индикации результатов, и последующее отключение данного октавного канала до перехода на следующую декаду частот. После окончания процессов регулирования и регистрации по всем октавным каналам программйое устройство 33 переключает делитель 2 на вьщачу следующей декады частот и т.д. до завершения анализа во всей исследуемой области ,

Предлагаемое устройство осуществляет автоматическое регулирование фазы опорных Ортогональных .сигналов с це0лью получения нулевого значения мнимой составляксцей амплитудно-фазовой частотной характеристики системы на заданной частоте в установившемся режиме объекта 5, дает на выходе бло5ка 30 сравнения кодов сигнал, соответствуквдий амплитуде Л, а суммарное значение фазового сдвига в процессе такого регулирования от начального значения дает на выходе вычитеиощего счетчика 19 значения сдвига фазы Ч ,

0

Предлагаемое устройство позволяет увеличить точность и сократить время измерения амплитудно-фазовой частотной характеристики системы регулирова5ния на заданном частотном диапазоне.

Формула изобретения

Устройство для измерения амплитудDно-фазовых частотных характеристик, содержащее последовательно соединенные задающий генератор, декадный делитель частоты, октавный делитель частоты, блок формирования полигармони5ческого сигнала, последовательно соединенные регистр сдвига, первый элемент И, первый блок формирования ортогонального сигнала, первый блок умножения, .первый цифровой интегратор,

0 последовательно соединенные второй блок формирования ортогонального сигнала, второй блок умножения, второй цифровой интегратор, причем входы блоков формирования ортогональных сиг-. налов соединены, выход регистра сдви5га подключен к первому входу второго элемента И, второй вход первого элемента И подключен к первому входу третьего элемента Ник соответствующему выходу октавного делителя час0тоты, второй вход второго элемента И подсоединен к соответствукяцему выходу программного блока, к. другому выходу которого подключен второй вход декадного делителя частоты,второй вход

5 первого блока умножения подключен ко второму входу второго блока чумножения и ко входу устройства, к выходу которого подключен выход блока формирования полигармонического сигнала, вход распределителя импульсов подключен к соответствунадему выходу программного блока, первый выход блока сравнения кодов подключен к соответствующему входу блока регистрации, первый вход

5 дешифратора подключен к соответствуютему выходу программного блока, а также блок управления регистрацией, нуль-орган, вычислитель квадранта, четвертый элемент И, элемент ИЛИ, фо мирователь импульсов, отличающееся тем, что, с целью повышения точности и быстродействия устройства, в нем выход первого цифрово го интегратора подключен ко входу бл ка сравнения кодов и первому входу в ,числителя квадранта, второй вход которого подключен к выходу второго цифрового интегратора и входу нульоргана, выход которого и второй выход блока сравнения кодов подключены ко входам четвертого элемента И, выход которого подключен к соответствующему входу программного блока, выход блока вычисления квадранта под ключен через дешифратор ко входам счетчика фазы, выход первого блока формирования ортогонального сигнала через формирователь импульсов подсоединен ко второму распределителя импульсов, первый выход которого подключен к первому входу элемента ИЛИ, второй выход подключен ко второму входу элемента ИЛИ и первому входу регистра сдвига, третий выход через третий элемент И подсоединен ко второму входу регистра сдвига, выход элемента ИЛИ подключен к соответствующему входу программного блока и вторым входам цифровых интеграторов, выход второго элемента И через вычитающий счетчик фазы подсоединен к соответствующему входу блока регистрации, один из входов которого через блок управления регистрацией подключен к выходу программного блока. Источники информации, принятые во внимание при экспертизе 1.Ординцев Н.М. Автоматизация математического описания объектов управления. М., Машиностроение, 1969, с. 141-143. 2.Авторское свидетельство СССР № 2454270, кл. G 05 В 23/02, 1977 (прототип).