Преобразователь параллельного кода в последовательный Советский патент 1981 года по МПК G06F5/04 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей из параллельной фор мы представления информации в послед вательную. Известен преобразователь параллель ного двоичного кода в последовател ный код, содержащий счетчик, злобенты И, ИЛИ, триггеры, приемный счетрегистр, информационные входы которо го соединены с информационньми входа ми устройства, а выходы подключены к первьм входам соответствующих элементов И, вторые входы которых соеди нены с соответствующими выходами рас пределительного блока, а выходы подключены к соответствующим входам первого элемента ИЛИ 1J. Недостаток известного устройства состоит в сложной схемной реалнзацин, связанной с наличием счетчика и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Наиболее близким к предлагаемому по технической сущности является пре образователь паргшлельного кода в последовательньй, содержащий регистр информационные входы которого являются информационньми входгьми. преобра зователя, группу элементов И, первые входы которых соединены с соответствующими выходами регистра, распределитель импульсов, выходы которого соединены с вторыми входами элементов И группы, первый элемент ИЛИ, входы которого соединены, с выходами элементов И группы, а выход первого элемента ИЛИ является ннформационньм выходом преобразователя. Креме того, известный преобразователь содержит вторую группу элементов И, дополнительный элемент ИЛИ и триггер 2. Недостаток этого преобразователя состоит в сложности схемН(9й реализации и большом количестве аппаратуры. Цель изобретения - упрощение устройства. Поставленная цель достигается тем, что преобразователь параллельного кода в последовательный, содержащий регистр, информационные входы которого являются информационными входами преобразователя, группу элементов И, первые входы которых соединены с соответствующими выходами регистра, распределитель импульсов, выходы которого соединены с вторыми входами элементов И группы, первый элемент ИЛИ, входы которого соедийены с выходами элементов И группы, а выход первого элевмента ИЛИ является информационньм выходом преобразователя,- содержит два триггера, второй элемент ИЛИ и элемент И, пер вый вход которого является тактовьац входом преобразователя, второй вход соединен с единичным выходом триггера выдачи, а выход элемента И является тактовым выходом преобразо вателя и соединен с третьими входам элементов И группы и с входом распределителя импульсов, последний вы ход которого соединен с первьм входом второго элемента ИЛИ, К-входом триггера вьщачи, 3-входом тригге ра подготовки и с синхровходом триг гера подготовки, выход которого соединен с управляющим входом регистра, вход младшего разряда кото рого соединен с К-входом триггера подготовки, И-входом триггера выд чи и с вторым входом второго элеме та ИЛИ, выход которого соединен с синхровходом триггера выдачи, ну левой выход которого является выхо дом запроса информации преобразова теля . На чертеже представлена блок-сх ма преобразователя параллельного к да в последовательный, стройство содержит регистр 1, распределитель 2 импульсов, элемен ты ИЛИ 3 и 4, группу элементов И 5-9, триггер 10 вьщачи, триггер 11 подготовки, информационные входы 1 тактовый вход 13 преобразователя, выход 14 информации, тактовый выход 15 преобразователя и выход 16 роса информации. Преобразователь работает следую щим образом. Перед началом работы устройство приводится в исходное состояние, в результате чего триггер 10 вьщачи и триггер 11 подготовки оказываются в нулевом состоянии, приемный регистр 1 обнулен, а распределитель 2 импульсов подготавливает к р боте элемент И 6. Так как триггер вьдачи находится в нулевом состоянии, на выходе 16 запроса информации формируется сигнал, разрешающий посылку первого информационного слова на информационные входы 12 преобразователя. Каждое информационное слово, поступакхцее в параллельном коде на информационные входы 12, состоит из маркера слова, поступающего по первому информационному входу устр ства, и кодограммы. Маркер слова и кодогра1 ма поступаю на информационные входы регистра 1 в виде им пульсных сигналов. Первое информационное слово в параллельном коде поступает на информационные входы 12 устройства, по первому информационному входу которых поступает маркер слова, а по 1остальньм инфо ялационньм входам кодограмма передаваемого слова. По переднему фронту сигнала маркера слова в триггере 1 подготовки подтверждается нулевое состояние, а по заднему фронту сигналов маркера слова и кодограммы передаваемого слова приемный регистр 1 осуществляет запись передаваемого слова, а триггер 10 выдачи переходит в единичное состояние, снимая с выхода 16 сигнал запроса, что запрещает посылку в преобразователь следующего, очередного информационного слова. Сигнал с единичного выхода триггера 10 выдачи подготавливает к работе первый элемент И 5. На этом заканчивается процесс приема первого информационного слова и начинается процесс преобразования принятого информационного слова в последовательный код. По приходу синхроимпульса на тактовый вход 13оНа выходе первого элемента И 5 появляется импуЯьс, который поступает на входы элементов И 6-9 группы. Однако к работе подготовлен только элемент И 6 сигналом, поступающим на его вход с первого выхода распределителя 2 импульсов. Так как каждое слово сопровождается маркером слова, который записывается в первый разряд регистра 1, с первого выхода регистра 1 поступает сигнал, разрешающий работу элемента И 6. Импульс с выхода элемента И 6 поступает на один из входов первого элемента ИЛИ 3, далее на информационный выход 14 устройства. Сигналы, поступающие с информационного выхода 14, сопровождаются синхроимпульсами, поступающими с выхода первого элемента И 3 на тактовый выход 15. По заднему фронту синхроимпульса, поступающего с выхода первого элемента И 5 на управляющий вход распределителя 2 импульсов, последний переходит во второе положение, подготавливая к работе элемент И 7. На этом заканчивается процесс передачи в линию связи с информационного выхода 14 первого знака, соответствующего маркеру слова, находящегося в регистре 1. Затем осуществляется передача в линию связи с информационного выхода 14 кодограммы слова, находящегося в регистре 1. Принцип передачи кодограммы в линию связи рассмотрим на примере кодограммы 011, находящейся Б регистре 1. Так как первый знак хранящейся кодограммы равен нулю, элемент И 7 на момент прихода следующего синхроимпульса закрыт сигналом, поступающим с второго выхода регистра 1. Следовательно, сигнал на выходе элемента ИЛИ 3 в момент выдачи данного синхроимпульса на так товом выходе 15 отсутствует, что соответствует передаче нуля с информационного выхода 14 в линию связи. По заднему фронту данного синхроимпульса, поступающего на управляющий вход распределителя 2 импульсов последний переходит в третье положение, подготавливая к работе элемент И 8. На этом заканчивается процесс передачи в линию связи с информационного выхода 14 очередного знака ел ва, хранимого в регистре 1. Второй знак хранящейся кодограммы равен единице. Следовательно, на выходе элемента ИЛИ 3 в момент выдачи данного синхроимпульса на выходе 15 синхроимпульсов присутствует сиг нал, что соответствует передаче единицы с информационного выхода 14 в линию связи. По заднему фронту данного синхро импульса, поступающего на управляющ вход распределителя 2 импульсов, по следний переходит в четвертое положение, йодготавливая к работе элемент И 9. На этом заканчивается процесс передачи в линию связи с ин формационного выхода 14 очередного знака слова, хранимого в регистре 1 Передача в линию связи третьего знака кодограммы аналогична описанному циклу. В момент передачи последнего зна ка кодограммы на п-ом выходе распре делителя 2 импульсов присутствует сигнал, который поступает на информационный вход К триггера 10 выдачи, один из входов второго элемента ИЛИ 4, на информационный вход D и синхровход триггера 11 подготовки, подготавливая триггер 10 выдачи и триггер 11 подготовки к работе. После передачи последнего знака кодограммы распределитель 2 им пульсов по заднему фронту синхроимпульса переходит из п-ого состояния в начальное, исходное состояние, формируя разрешакяций сигнал на своем первом выходе для работы элемента И 6. По заднему фронту сигнала с п-огр выхода распределителя 2 импульсов триггер 10 вьщачи переключается в нулевое состояние, запрещая работу первого элемента И 5 и формируя сигнал запроса на выкоде 16 для приема второго информационного слова, в регистр 1, а триггер 11 подготовки переключается в единичное состояние, устанавливая в нулевое состояние регистр 1 сигналом, поступающим с его единичного плеча. На этом заканчивается процесс выдачи в линию связи первого принятого информационного слова. Прием, и выдача второго и последую щих информационных слов аналогичны описанному процессу, за исключением того, что по переднему фронту маркера слова, поступающему по первому инфоЕ ационному входу устройства, триггер 11 подготовки переключается в нулевое состояние и снимает сигнал с установочного входа регистра 1. Далее процесс приема и выдачи информационного слова аналогичен описанному процессу. Использование предлагаемого устройства обеспечивает упрощение yetройства, так как позволяет исключить вторую группу элементов И, элемеь1т ИЛИ и триггер, что существенно y eньшает затраты оборудования, не снижая надежности работы устройства, и обеспечивает работу устройства как в режиме преобразования поступающего па раллельного кода в числоимпульсный, так и в режиме преобразования информационных слов, поступающих в параллельном коде, в последовательный код. Кроме того, использование маркера слрва в составе передаваемого информа.ционного слова позволяет принимать и передавать в линию связи информационные слова, содержащие нулевую информацию. формула изобретения Преобразователь параллельного кода в последовательный, содержащий регистр, информационные входы которого являются информационными входами преобразователя, группу элементов И, первые входы которых соединены с соответствующими выходами регистра распределитель импульсов, выходы которого соединены с вторьми входами элементов И группы, первый элемент ИЛИ, входы которого соединены с выходами элементов И группы, а выход первого элемента ИЛИ является информационным выходом преобразоваля, отличающийся тем, что, с целью упрощения устройства, он содержит два триггера, второй элемент ИЛИ и элемент И, первый вход которого является тактовым входсм преобразователя, второй вхсд соединен с единичные выходом триггера выдачи, а выход элемента И является тактовьм выходом преобразователя и соединен с третьими входами элементов И группы и с входом распределителя импульсов, последний выход которого соединен с первый входсм второго элемента ИЛИ, К - входом триггера выдачи, D -входом триггера подготовки и с синхровходом триггера подготовки, выход которого соединен с управляющий входом регистра, вход младшего разряда которого соединен с К-входом триггера подготовки. -входом триггера выдачи и с вторым входом второго элемента ИЛИ, выход которого соединен с синхровходом

триггера выдачи, нулевой вькод которого яаляется выходом запроса информации преобразователя.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР 343264, кл. G06 F 5/04, 1977.

2.Ш япоберский в.И. Основы техники передачи дискретных сообщений. М., Связь, с. 141, рис. 3.31 (прототип)).