Преобразователь последовательногоКОдА B пАРАллЕльНый Советский патент 1981 года по МПК G06F5/04 

(54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДА Изобретение относится к автоматике и вычислительной технике и предназначено для преобразования последовательных двоичных кодов, поступакадих по линии связи, в параллельный код. Известен преобразователь последовательного кода в параллельный содержащий дешифратор, регистр сдвига, коммутатор, триггер режима, триггер выбора комбинации, счетный триггер, генератор тактовых сигнгшов блок формирования сигнала Конец кодовой комбинации, элемент задержки til. Недостаток этого преобразователя состоит в сложности схемного решения что требует большого количества оборудования и снижает надежность работы преобразователя. Наиболее близким к предлагае1« му по технической сущности и схемному построению является преобразователь последовательного кода в параллельны содержащий блок приемных регистров, распределитель импульсов и группу элементов И, входы которых соединены с разрядными выходаг ш распределител импульсов, а выходы соединены с инВ ПАРАЛЛЕЛЬНЫЙ формационными входами блока приемных регистров 2. Недостаток такого преобразователя состоит в относительно низком быстродействии, связанном с тем, что он не обеспечивает непрерывного приема информации, поступающей из канала обмена по линии связи, в такте работы канала обмена с вычислительным устройством, которое в процессе обработки информации сбрасывает ее в канал обмена, что снижает быстродействие канала обмена и требует наличия дополнительной пеиияти в канале обмена для хранения информации, поступающей с вычислительного устройства. -Цель изобретения - увеличение быстродействия. Указанная цель достигается тем, что в преобразователь последовательного кода в параллельный, содержавши блок приемных регистров, распределитель импульсов и группу элементов И, первые входы которых (Соединены с разрядншин выходами распределителя импульсов, а выходы соединены с информационными входами блока приемных регистров, введены.триггер записи. триггер подготовки, элемент ИЛИ, элемент НЕ и четыре элемента И,причем информационный вход преобразователя подключен к первым входам первого и второго элементов И и через элемент НЕ к первому входу трет его элемента И, вход синхроимпульсо преобразователя соединен со вторыми входами первого и второго элементо И и с первым входом четвертого элемента И, выход первого элемента И подключен к синхровходу и СЗ -входу триггера записи, единичный выход ко торого соединен с третьим входом второго элемента И и вторым входом четвертого, элемента И, а нулевой выход подключен к третьему входу первого элемента И, выход второго элемента И соединен со вторыми вход ми элементов И группы, выход четвер того элемента И подключен ко входу распределителя импульсов, последний разрядный выход которого подключен к первому входу элемента ИЛИ и к З-ВХОДУ триггера подготовки,единичный выход которого соединен со вторЕЛм входом третьего элемента И, вых которого подключен к управляющему входу блока приемных регистров, к R-входу триггера записи и к К -вход триггера подготовки, а также ко В горому входу элемента ИЛИ, выход к торого соединен с синхровходом триг .гера подготовки. Это позволяет передавать информа цию со скоростью ее обработки в канале обмена и не требует наличия дополнительной памяти в канале обмена для хранения обработанной информации, поступающей с вычислитель ного устройства. На чертеже представлена функциональная схема предлагаемого преобра зователя, содержащего блок приемных регистров, обеспечивающий прием п четырехразрядных слов, поступающих в преобразователь в последовательно коде. Преобразователь последовательно кода в параллельный содержит элементы И 1-8, элемент НЕ 9, элемент ИЛИ 10, триггер 11 записи,триггер 12 подготовки, распределитель 13 им пульсов, блок 14 приемных регистро информационный вход 15, вход 16 си хроимпульсов. Элементы и 5-8 обра. зуют в совокупности группу элементов И 17. Перед началом работы преобразов тель приводится в исходное состоян В ре|5ультате чего триггер 11 запис и триггер 12 подготовки находятся в нулевом состоянии, в блоке 14 приемных регистров подготовлен к приему первый приемный регистр, а распределитель 13 импульсов подгот ливает к работе элемент И 5. Преобразователь работает следую щим образом. Каждое информационное слово, поступающее в последовательном коде на информационный вход 15 преобразователя, состоит из маркера слова и кодограммы, которые сопровождаются синхроимпульсами, поступающими на вход 16 преобразователя. При этом маркер слова следует перед кодограммой. По приходу первого информационного слова на первый вход первого элемента И 1 поступает маркер слова/ который стробируется синхроимпульсом, поступающим со входа 16 преобразователя на второй вход первого элемента И 1. Первый элемент И 1, подготовленный к работе сигналом, поступающим с нулевого выхода триггера 11 записи, открывается и выдает на выходе сигнал, по заднему фронту которого триггер 11 записи переходит в единичное состояние, запрещая работу первого элемента И 1 и подготавливая к работе второй элемент И 2 для принятия кодограммы, следующей за маркером, а также четвертый элемент И 4 для прохождения синхроимпульсов на вход распределителя 13 импульсов. С этого момента начинается процесс принятия кодограммы, поступающей в последовательном коде, и преобразование- ее в параллельный код. Принцип приема и преобразования передаваемой кодограммы рассмотрим на примере приема кодограммы 0101. При поступлении первого знака кодограммы, равного единице, на первый вход второго элемента И 2, стробируемого синхроимпульсом по второму входу, второй элемент И 2 открывается, и на его выходе появляется сигнал, который поступает на первые входы элементов И 5-8. Однако к работе подготовлен только элемент И 5 сигналом, поступающим с первого выхода распределителя 13 импульсов. Элемент И 5 открывается и выдает на выходе сигнал, по заднему фронту которого в первый разряд первого приемного регистра блока 14 приемных регистров записывается единица принимаемой кодограммы. Синхроимпульс, сопровождающий первый знак передаваемой «кодограммы, поступает также через элемент И 4 на вход распределителя 13 импульсов, который по заднему фронту синхроимпульса переходит во второе положение, подготавливая к работе элемент И б. На этом заканчивается процесс приема первого знака кодограммы . Второй знак передаваемой кодограммы равен нулю, поэтому по приходу на второй вход элемента И 2 синхроимпульса сигнал на выходе второго элемента И 2 отсутствует. Сигнал на выходе элемента И 6 также отсутствует. Следовательно, во втором разряде первого приемного регистра блока 14 приемных регистров подтверждается нуль принимаемой код граммы. Синхроимпульс, сопровождающий вт рой знак передаваемой кодограммы, поступает также через элемент И 4 на вход распределителя 13 импульсов который по заднему фронту синхрошЛпульса переходит в третье положение подготавливая к работе элемент И 7. На этом заканчивается процесс прием второго знака кодограммы. Прием третьего и четвертого знако кодограммы аналогичен вышеописанному циклу. В момент приема последнего знака кодограммы на последнем выходе распределителя 13 импульсов присутству ет сигнал, который разрешает работу элемента И 8. Этот сигнал также поступает на 3 -вход и через элемент ИЛИ 10 на синхровход триггера 12, подготавливая его к работе. После приема последнего знака кодограммы распределитель импульсов по заднему фронту синхроимпульса переходит в исходное состояние, формируя разрешающий сигнал на своем первом выходе для работы элемента И 5. По заднему фронту сигнала с последнего выхода распределителя импульсов триггер 12 переходит в единичное состояние, под готавливая.к работе элемент И З.Так как передача кодограммы первого пере даваемого слова закончена, то сигнал с элемента НЕ 9, говорящий об отсутствии передаваемой информации, откры вает элемент И 3, и на его выходе формируется сигнал, по переднему фронту которого блок 14 приемных регистров подключает к выходам элементов И 5-8 второй приемный регистр а триггер 11 записи переходит в нуле вое, исходное состояние, запрещая работу элементов И 2 и 4. Кроме того сигнал с выхода элемента И 3 поступает на Vc -вход и через элемент ИЛИ 10 на синхровход триггера 12, подготавливая его к работе. На этом закан чивается прием первого информационного слова. Прием второго информационного слова аналогичен вышеописанному цикл за исключением того, что по переднему фронту маркера слова сигнал с элемента И 3 прекращается и триггер 12 подготовки по концу сигнала с элемента И 3 переключается в исходное, нулевое состояние. Далее процесс принятия информационного слова аналогичен вышеописанному циклу. Процесс приема и преобразования информационных слов, поступгиощих на,информационный вход 15 преобраэователя, продолжается до принятия из канала обмена по линии связи п-го информационного слова. Использование предлагаемого преобразователя обеспечивает расширение функциональных возможностей за счет непрерывного режима приема и преобразования информации, Поступающей из канала обмена по линии связи, что позволяет передавать информацию из канала обмена по линии связи в предлагаемый преобразователь со скоростью ее обработки в канале обмена и не требует наличия дополнительной памяти в канале обмена для хра:нения обработанной информации, поступающей с вычислительного устройства. Кроме того, использование в предлагаемом преобразователе триггера записи, триггера подготовки, распределителя импульсов , блока приемных регистров, которые изменяют свое состояние по заднему фронту управляющего сигнала, делает его не критичным к приходу передних фронтов синхроимпульсов и сигналов маркера слова и знаков кодограммы, а использование маркера слова в составе передаваемого информационного .слова существенно упрощает преобразователь по приему и преобразованию информационных слов, содержащих нулевую информацию, а также. Информационных слов, первый передаваемый знак кодограммы которых равен нулю, что существенно повышает надежность и достоверность преобразованной информации. . Формула изобретения Преобразователь последовательного кода в параллельный, содержащий блок приемных регистров, распределитель импульсов и группу элементов И, первые входы которых соединены с разрядными выходами распределителя импульсов, а выходы соединены с информа1ционными входами блока приемных регистров ,бтлич ающийся тем, что, с целью увеличения быстродействия, в него введены триггер записи, триггер подготовки, элемент ИЛИ, элемент НЕ.и четыре элемента И, причем информационный вход преобразователя подключен к первым входам первого и второго элементов И и через элемент НЕ к первому входу третьего элемента И, вход синхроимпульсов преобразователя соединен со вторыми входами первого и второго э лементов И и с первым входом четвертого элемента И, выход первого элемента И. подключен к синхровходу и J -входу триггера записи/ единичный выход которого соединен с третьим входом второго элемента И и вторым входом четвертого элемента И, а нулевой выход подключен к третьему входу первого элемента И, выход второго элемента И соеди11ен со вторвлми входами элементов И группы, выход четвертого элемента И подключен ко входу распределителя импульсов, последний

разрядный выход которого подключен к первому входу элемента ИЛИ и к d-входу триггера подготовки, единичный выход которого соединен со вторым входом третьего элемента И, выход которого подключен к управляющему входу блока приемных регистров, к R-входу триггера записи и к 1 -входу триггера подготовки, а также ко второму входу элемента ИЛИ, выход которого соединен с синхровходом триггера подготовки.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 407302, кл, G Об F 5/04, 1974.

2.Авторское свидетельство СССР № 628485, кл. G 06 F 5/04, 1976.

If

ft

U)i

//

м

р

pEhr

«