Делитель частоты следования импульсов Советский патент 1981 года по МПК H03K23/00 

Изобретение относится к импульсной радиотехнике и может быть исполь зовано в частности, в системах фазовой автоподстройки систем формирования дискретных частот цифровых синте заторов частот:. Известен делитель частоты с переменным коэффициентом деления, содержащий два поочередно работающих.делителя с переменным коэффициентом деления, выходы которых подключены ко входам элемента ИЛИ и триггера, выходы которого соединены с управляю щими входами устройства записи обрат ного кода и входами элементов И, дру гие входы которых соединены с входной шиной,а выходы соединены со счет ными входами делителей, информационные входы которых соединены с выхода ми схем записи обратного кода, информационные входы которых подключены к шине обратного кода, при этом выходная шина соединена с выходом элемента ИЛИ l. Однако в известном делителе частоты при отличии кодов управления на единицу младшего разряда коэффициенты деления не могут отличаться более, чем на единицу, то есть не может быть обеспечен разрыв в диапазоне коэффициентов деления. Разрядность кода управления известного делителя частоты определяется не количеством коэффициентов деления, а его максимальным значением. Наиболее близким техническим решением к данному изобретению является делитель частоты с переменным коэффициентом деления, содержащий два поочередно работающих делителя с постоянным и переменным коэффициентом , выходы которых соединены со входами триггера,выходы которого соединены с первыми входами двух элементов И,вторые входы которых соединены с источником сигнала, а выходы подключены, к счетным входам делителей, причем информационные входы делителя с постоянным коэффициентом деления соединены с выходами блока переписи, управляющий вход которого соединен с прямым выходом триггера, а остальные входы подключены к выходам распределителя команд управ.ления, установочный вход которого соединен с клеммой команды установки начального коэффициента деления, а управляющий вход подключен к одному из выходов блока ус.тановки коэффициентов деления, информационный входкоторого соединен

с клеммой внешнего управления, а выходы соединены с установочными входами делителя с переменным коэффициентом деления, выход которого подключен к управляющему входу блока установки коэффициентов деления 2.

Недостатком известного делителя являются ограниченные функциональные возможности, так как он не обеспечивает возможности разрыва в диапазоне коэффициента деления, не допускает произвольной последовательности их изменения. Кроме того, для обеспечения его работы требуются избыточные разряды кода управления, так как их число определяется значением максимал ного коэффициента деления, а не количеством коэффициентов деления.

Цель изобретения - расширение фунциональных возможностей путем обеспечения произвольной последовательност коэффициентов деления при одновременном уменьшении разрядности кода управления.

С этой целью в делитель частоты следования импульсов содержащий первый и второй элементы И, первые вход которых объединены, вторые входы соединены соответственно с инверсным и прямым выходами триггера, а выходы - со счетными входами соответственно делителя частоты с постоянным коэффициентом деления и делителя частоты с переменным коэффициентом деления, информационные входы которого соединены с выходами блока установки коэффициента деления, входы которого соединены с первой группой входных шин, введены дополнительный делитель частоты с переменным коэффициентом деления, дополнительный блок установки коэффициента деления, корректирукядий блок, дешифратор кода, сеЛектор коэффициентов деления и два блока сравнения, первые входы первого из которых соединены с выходами делителя частоты с постоянным коэффициентом деления, установочные входы которого подключены к прямому выходу триггера, вторые входы соединены с второй группой входных шин, а выход - с первьви входом триггера, второй вход которого соединен с выходом дешифратора кода, а инверсный выход - с управлякнаим входом блока установки коэффициента деления, выходы которого соединены с первыми входами селектора коэффициента деления, вторые входы которого подключены к трет: ей группе входных шин, а выход к управляющему входу дополнительного блока установки коэффициента деления, входы которого соединены с четвертой группой входных шин, а выходы - с входами дополнительного делителя частоты с переменным коэффициентом деления, счетный вход которого подключен к выходу делителя частоты, с nepeMeiiHtjiM коэффициентом

деления, а выходы - к первым входам дешифратора кода и второго блока сравнения, вторые входы которых соединены с выходами делителя частоты с переменным коэффи1диентом деления, разрешающие входы которого соединены с выходами корректирующего блока, входы которого подключены к пятой группе входных шин, а управляющий вход - к выходу второго блока сравнения, третьи входы которого соединены с шестой группой входных шин.

на чертеже представлена структурная схема устройства.

Схема содержит элементы И 1 и 2, блоки 3 и 4 сравнения, делитель 5 частоты с постоянным коэффициентом деления, делители 6 и 7 частоты с переменным коэффициентом деления, селектор 8 коэффициентов деления,блоки 9 и 10 установки коэффициентов деления, дешифратор 11 кода конца счта, триггер 12, корретирующий блок 13 коэффициентов деления, входную шину 14, группы входных шин 15 - 20.

Устройство работает следующим образом.

Пусть триггер 12 по выходному сигналу с дешифратора 11 устанавливается в нулевое состояние, при котором на элемент И 2 подается сигнал запрета, а на элемент и 1 и блок 9 сигнал разрешения, по которому устанавливается начальное состояние делителя б в соответствии с поступающим по первой группе входных шин 15 кодом точной установки коэффициента деления. Если этот код превышает поступающий по третьей группе входных шин 17 код разрыва коэффициента деления, то по сигналу с селектора 8, подаваемому на вход разрешения блока 10, устанавливается начальное состояние делителя 7 в соответствии с поступающим по четвертой группе входных шин 18 кодом грубой установки рызрыва.

Это состояние триггера 12 сохранится до момента, когда выходной код делителя 5, на счетный вход которого подаются поступающие по входной шине 14 импульсы входного сигнала, не станет равным поступающему по второй группе входных шин 16 коду грубой установки коэффициента деления. В этот момент по выходному сигналу блока 3 триггера 12 устанавливается в единичное состояние, при котором на элемент 1 и блок 9 поступает сигнал запрета, на делитель 5 - сигнал установки, а на элемент 2 - сигнал разрешения. После этого начинает считать делители 6 и 7 с переменным коэффициентом деления. Когда результирующи выходной код делителей 6 и 7 становися равным поступающему по шестой групе входных шин 20 коду момента коррекции, выходной сигнал блока 4 сравнения поступает на разрешающий вход блока 13 и обеспечивает скачкообразное изменение состояния делителя 6 за счет запрета переключения его разрядов в соответствии с поступающим по пятой группе входных шин 19 кодом точной установки разрыва. Далее работа делителей 6 и 7 с переменным коэффициентом деления продолжается до момента срабатывания дешифратора 11 и переключения триггера 12, после чего весь цикл работы делителей с переменным коэффициентом деления повторяется.

Если код точной установки коэффициента деления меньше кода разрыва коэффициента деления, то делитель 7 с переменным коэффициентом деления в счете не участвует, так как он не устанавливается в начальное состояние кодом грубой установки разрыва. Поэтому делители 6 и 7 с переменным коэффициентом деления не проходят через состояние, соответствующее коду момента коррекции, блок 4 сравнения не вырабатывает сигнал разрешения на блок 13 и коррекция счета делителя б с переменным коэффициентом деления не осуществляется. При этом устройство работает как обычный делитель с переменным коэффициентом деления, без разрыва в диапазоне коэффициентов деления.

Данный делитель частоты следования импульсов выгодно отличается от известных тем, что обеспечивает произвольную последовательность коэффициентов деления и получение разрыва в диапазоне коэффициентов деления а также требует меньшего числа разрядов кода управления.

формула изобретения

Делитель частоты следования импульсов, содержащий первый и второй элементы И, первые входы которых объединены, вторые входы соединены соответственно с инверрным и прямым выходами триггера, а выходы - со счетными входами соответственно делителя частоты с постоянным коэффициентом деления и делителя частоты с переменным коэффициентом деления, информационные входы которого соединены с выходами блока установки коэффициеята деления, входы которого соединены с первой группой входных шин, отличающийся тем,что , с : целью расширения функциональных возможностей путем обеспечения произвольной последовательности коэффициента деления при одновременном уменьшении разрядности кода управления, в него введены дополнительный делитель частоты с переменным коэффициентом деления, дополнительный блок установ0ки коэффициента деления, корректирующий блок, дешифратор,кода, селектор коэффициентов деления и два блока сравнения, первые входы первого из которых соединены с выходами де5лителя частоты с постоянным коэффициентом деления, установочные входы которого подключены к прямому выходу триггера, вторые входы соединены с второй группой входных шин,

0 а выход - с первым входом триггера, второй зход которого соединен с выходом дешифратора кода, а инверсный выход - с управляющим входом блока установки коэффициента деления, выходы которого соединены с первыми

5 входами селектора коэффициента деления, вторые входы которого подключены к третьей группе входных шин, а выход - к управляющему входу дополнительного блока установки коэффи0циента деления, входы которого соединены с четвертой группой входных шин, а выходы - с входами дополнительного делителя частоты с переменньм коэффициентом деления, счетный вход

5 которого подключен к выходу делителя частоты с переменным коэффициентом деления, а выходы - к первым входам дешифратора кода и второго блока сравнения, вторые входы которых сое0динены с выходами делителя частоты с переменным коэффициентом деления, разрешающие входы которого соединены с выходами корректирующего блока, входы которого подключены к пятой группе входных шин, а управляющий вход - к

5 выходу второго блока сравнения, третьи входы которого соединены с шестой группой входных шин.

Источники информации,

0 принятые во внимание при экспертизе

1.Авторское свидетельство СССР 1 425359, кл. Н 03 К 23/00, 1971.

2.Авторское свидетельство СССР W 502503, кл. Н 03 К 23/00, 1974.

5

УФУ