Устройство для синхронизации по циклам Советский патент 1981 года по МПК H04L7/08 

Описание патента на изобретение SU873445A1

(54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ПО ЦИКЛАМ

Похожие патенты SU873445A1

название год авторы номер документа
Приемное устройство циклового фазирования 1983
  • Мареев Игорь Васильевич
  • Моисеев Дмитрий Васильевич
SU1085006A1
Устройство формирования сигнала кадровойСиНХРОНизАции 1979
  • Мареев Игорь Васильевич
  • Моисеев Дмитрий Васильевич
  • Сафронов Вениамин Иванович
SU843301A1
Устройство для цикловой синхронизации 1982
  • Модринский Владимир Михайлович
  • Шлык Виктор Артемович
SU1085005A2
Устройство цикловой синхронизации 1979
  • Мареев Игорь Васильевич
  • Моисеев Дмитрий Васильевич
SU843273A1
УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ПО ЦИКЛАМ 2003
  • Кальников В.В.
  • Ташлинский А.Г.
RU2231228C1
УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ПО ЦИКЛАМ 2005
  • Кальников Владимир Викторович
  • Бережной Сергей Леонидович
  • Агеев Сергей Александрович
  • Бодров Сергей Алексеевич
  • Егоров Юрий Петрович
RU2280956C1
УСТРОЙСТВО ДЛЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ 2005
  • Кальников Владимир Викторович
  • Бережной Сергей Леонидович
  • Романенко Игорь Петрович
  • Агеев Сергей Александрович
  • Бодров Сергей Алексеевич
  • Егоров Юрий Петрович
RU2284665C1
УСТРОЙСТВО ДЛЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ 2007
  • Егоров Юрий Петрович
  • Кидалов Валентин Иванович
  • Кальников Владимир Викторович
  • Панкратов Павел Александрович
  • Ташлинский Александр Григорьевич
RU2348117C1
УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ 2021
  • Шадрин Борис Григорьевич
  • Дворянчиков Виталий Алексеевич
RU2782473C1
УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ПО ЦИКЛАМ 2002
  • Кальников В.В.
  • Ташлинский А.Г.
RU2239953C2

Иллюстрации к изобретению SU 873 445 A1

Реферат патента 1981 года Устройство для синхронизации по циклам

Формула изобретения SU 873 445 A1

I

Изобретение относится к связи и может использоваться в приемных устройствах синхронизации по циклам систем передачи дискретной информации.

Известно устройство для синхронизации по циклам, содержащее последовательно соединенные дешифратор синхрогруппы, элемент ИЛИ, регистр сдвига, и дешифратор заданного состояния, и счетчик Циклов 1 .

Однако известное устройство имеет сравнительно невысокую помехоустойчивость.

Целью изобретения является повышение помехоустойчивости.

Цель достигается тем, что в устройстве выход регистра сдвига подключен к другому входу элемента ИЛИ, выход дешифратора заданного состояния подключен к входам «Сброс регистра сдвига и счетчика циклов, причем на счетные входы дешифратора синхрогруппы и счетчика циклов и на тактовый вход-регистра сдвига подана последовательность тактовых импульсов.

На чертеже приведена структурная электрическая схема приложенного устройства.

Устройство для синхронизации по циклам содержит дешифратор 1 синхрогруппы, эЛёмент ИЛИ 2, регистр 3 сдвига, дешифратор 4 заданного состояния и счетчик 5 циклов. Устройство работает следующим образом. Импульсно-кодовый . сигнал поступает на вход дешифратора 1, который при получении комбинации типа синхрогруппы (маркера) генерирует на выходе отклик в виде «единичного импульса, поступающего через элемент ИЛИ 2 на вход регистра 3 и записываемого в его первом разряде. На тактовый вход регистра 3 поступает последовательность тактовых импульсов, которые продвигают записанную в регистр 3 единицу. Поскольку длина цикла синхронизации равна п разрядам, а длина регистра 3 равна ( п - 1) разрядам, то через цикл первая записанная в регистр 3 «единица, пройдя

5 с выхода регистра 3 через элемент ИЛИ 2 на его вход, оказывается во втором разряде регистра. Если эта первая «единица соответствует истинной синхрогруппе то через цикл на этой же позиции цикла появляется второй истинный отклик, и в первый разряд

20 регистра 3 записывается соответствующая ему «единица. Теперь по регистру 3 двигаются две «единицы подряд. Таким образом, если отклик на синхрогруппу с выхода дешифратора 1 появляется регулярно на одной и той же позиции цикла, то в первых разрядах регистра 3 подряд записываются «единицы. Ложным откликам соответствуют случайно распределенные по регистру 3 «единицы. Дешифратор 4 выдает сигнал, когда на выходах первых разрядов регистра 3 появляется требуемое число «единиц, расположенных в порядке и количестве, определяемыми решающим правилом вхождения в синхронизм. Обычно принято считать, что синхронизм найден, если на одной и той же позиции цикла подряд зарегистрировано заданное число откликов. Сигнал с выхода дешифратора 4 поступает на вход «Сброс регистра 3 и на вход «Сброс счетчика 5, на счетный вход которого поступают тактовые импульсы. В результате действия этого сигнала регистр 3 обнуляется и накопление «единиц в нем начинается сначала, а счетчик 5 фазируется, после чего на выход устройства начинают регулярно поступать импульсы цикловой синхронизации. Последующие сигналы с выхода дешифратора 4 подтверждают фазу начальной установки счетчика 5. Предложенное устройство обеспечивает поиск синхронизма с накоплением и запоминанием временного положения откликов по всей длине цикла, что дает возможность сократить время вхождения устройства в синхронизм и тем самым повысить его помехоустойчивость. Формула изобретения Устройство для синхронизации по циклам, содержащее последовательно соединенные дешифратор синхрогруппы, элемент ИЛИ, регистр сдвига и дешифратор заданного состояния, и счетчик циклов, отличающееся тем, что, с целью повышения помехоустойчивости, выход регистра сдвига подключен к другому входу элемента ИЛИ, выход дешифратора заданного состояния подключен к входам «Сброс регистра сдвига и счетчика циклов, причем на счетные входы дешифратора синхрогруппы и счетчика циклов и на тактовый вход регистра сдвига подана последовательность тактовых импульсов. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 578670, кл. Н 04 L 7/08, 1976 (прототип).

SU 873 445 A1

Авторы

Мареев Игорь Васильевич

Моисеев Дмитрий Васильевич

Тюленев Сергей Викторович

Даты

1981-10-15Публикация

1979-08-17Подача