Приемное устройство циклового фазирования Советский патент 1984 года по МПК H04L7/08 

00 СП

Изобретение относится к области передачи цифровой информации и может применяться для циклового фазирования (триемников синхронизации в устройствах повышения достоверности, телеграфии, телеметрии, передачи изображения и т.д.

Известно приемное устройство цикловой синхронизации, содержащее последовательно соединенные стробирующий блок, ключевой блок,первую схему ИЛИ, регистр сдвига, первый дешифратор, счетчик комбинаций и блок выделения фазирующего импульса, последовательно соединенные второй дешифратор, блок изменения периода деления и делитель частоты, выход которого подсоединен к второму входу стробирукядег блока, последовательно соединенные второй элемент ИЛИ и триггер управления, выход которого подсоединен к второму входу ключевого блока, вход которого подключен к первому входу элемента умножения, второй вход которого объединен с вторым входом триггера управления и подключен к дополнительному выходу регистра сдвига, а вьпсод элемента умножения подсоединен к второму входу первого элемента ИЛИ и второму входу блока выделения фазирующего импульса, выход которого подсоединен к второму входу второго элемента ИЛИ и второму входу регистра сдвига Cl.

Недостатком данного приемного устройства цикловой синхронизации является большое время вхождения в синхронизм при последовательном анализе циклов и низкая помехоустойчивость при искажении синхросигнала помехами.

Наиболее близким техническим решением к изобретению является приемное устройство циклового фазирования, содержащее последовательно соединенные дешифратор синхрогруппы, элемент ИЛИ, первый регистр сдвига и дешифратор заданного состояния, счетчик циклов, тактовый вход которого объединен с тактовым входом первого регистра сдвига и тактовым входом дешифратора синхрогруппы и является тактовым входом устройства, выход первого регистра сдвига подсо.единен к второму входу элемента ИЛИ, а выход дешифратора заданного состояния подсоединен к входам Сброс первого регистра сдвига и счетчика циклов С22.

Недостатком изовестного приемного устройства циклового фазирования является то, что в установившемся режиме при регулярном повторении на некоторой позиции цикла ложной синхрогруппы и случайном искажении истинной синхрогруппы, может произойти установка счетчика циклов в ложную фазу, т.е. произойдет сбой цикловой синхронизации, хотя истинные синхрогруппы будут приходить на заданной позиции цикла., Таким образом, в установившемся режиме известное устройство имеет недостаточную помехоустойчивость.

Цель изобретения - повышение помехоустойчивости в установившемся режиме.

Поставленная цель достигается тем, что в приемное устройство циклового фазирования, содержащее последовательно соединенные дешифратор синхрогруппы, элемент ИЛИ, первый регистр сдвига и дешифратор заданного состояния, счетчик циклов, тактовый вход которого объединен с тактовым входом первого регистра сдвига и тактовым входом дешифратора синхрогруппы и является тактовым входом устройства, введены последовательно соединенные триггер и первый элемент И, последовательносоединенные второй элемент И, второй регистр сдвига и третий элемент И, выход которого подсоединен к информационному входу счетчика циклов, выход первого регистра сдвига через первый элемент И подключен к второму входу элемента ИЛИ, выход дешифратора заданного состояния подсоединен к первому входу триггера и дополнительному входу третьего элемента И, а выход счетчика циклов подсоединен к второму входу второго регистра сдвига, второму входу триггера и первом;/ входу второго элемента И, второй вход которого подключен к выходу дешифратора синхрогруппы.

На чертеже представлена структурно-электрическая схема приемого устройства циклового фазирования.

Приемное устройство циклового фазирования содержит дешифратор 1 синхрогруппы, элемент ИЛИ 2, первый регистр 3 сдвига дешифратор 4 зсщанного состояния, первый элемент И 5, триггер б второй и третий элементы И 7 и 8, второй регистр 9 сдвига, счетчик 10 циклов, информационный Е:ХОД 11 и тактовый вход 12.

Приемное устройство цлклового фазирования работает следующим образом.

Информационная двоичная последовательность с информационного входа 11 устройства поступает на первый вход дешифратора 1, который при получении комбинации типа синхрогруппы генерирует на выходе отклик на синхрогруппу в виде импульса. Тактовые импульсы поступают на тактовый, вход 12 устройства, стробируют импульсы отклика, а также поступают на счетный вход счетчика 10 цикла и на тактовый вход первого регистра 3 сдвига.

В исходном состоянии счетчик 10 цикла находится в случайной фазе, его выходные импульсы не совпадают яо времени с откликами на синхрогруппу с выхода дешифратора 1, поэтому на первый вход второго регистра 9 сдвига сигнал с выхода второго элемента И 7 не поступает, а на тактовый вход второго регистра 9 сдвига поступают сдвигающие импульсы, в результате чего второй регистр 9 сдвига будет обнулен, а третий элемент И 8 открыт по второй группе входов. Кроме того, выходные илтульсы счетчика 10 цикла поддерживают триггер б iпо второму входу в таком состоянии, что его выходной сигнал разрешает прохождение единиц с выхода первого регистра 3 сдвига через первЕ элемент И 5 и элемент ИЛИ 2 на его первый (информационный) вход. Приемное устройство циклового фазирования начинает поиск циклового синхронизма. Первый отклик на синхрогруппу с выхода дешифратора 1, через первый вход элемента ИЛИ 2 посту пает на первый вход первого регистра 3 сдвига, записывается в его первом разряде, а тактовые импульсы с тактового входа 12 начинают продвигать записанную единицу по первому регистру сдвига 3. Поскольку длина цик ла фазирования равнап бит, а длина первого регистра 3 сдвига равна (п-1) разрядов, то через цикл первая записанная в регистр единица, пройдя с выхода последнего {Разряда первого регистра 3 сдвига через открытый выходным сигналом триггера б первый элемент И 5 и элемент ИЛИ 2, окажется во втором разряде первого регистра 3 сдвига. Если эта первая единица соответствовала во времени истинной синхрогруппе, то через п тактов на этой же позиции цикла на выходе дешифратора 1 должен появиться второй истинный отклик и в первый разряд первого регистра 3 сдвига через элемент ИЛИ 2 запишется соответствующая ему единица. Теперь по пе рвому регистру 3 сдвига тактовыми им пульсами будут продвигаться две единицы подряд. Таким образом, если отклики на синхрогруппу с выхода дешифратора 1 будут регулярно появля ется через п тактов на одной и той же позиции цикла, то в первых разрядах первого регистра 3 сдвига будут подряд записаны соответствующие им единицы. ; Ложным откликам будут соответствовать случайно распределенные по первому регистру 3 сдвига единицы. В момент времени, когда в первых разрядах первого регистра 3 сдвига окажется количество единиц, зещаН вое решающим правилом входа в синхро низм, дешифратор 4/ подключенный к группе выходов первых разрядов перво го регистра 3 сдвига выдает сигнал, который, пройдя через рткрытзпо во второй группе входов третий элемент И 8, установит по входу установки на ;чального состояния счетчик 10 цикла в состояние, в результате которого его выходные импульсы будут соответствовать импульсам циклового фазирования. Кроме того, сигнал с выхода дешифратора 4 установит триггер б по первому входу в состояние, при котором его выходной сигнал закроет по второму входу первый элемент И 5, который будет закрыт в течение всего следующего цикла, так как состояние триггера б будет изменено только цикловыми импульсами с выхода счетчика цикла 10, который придет на второй входТриггера б через п тактов. В результате за цикл, когда первый элемент И 5 закрыт, первый регистр 3 сдвига будет очищен от накопленных в нем в режиме поиска единиц, соответствующих как истинным так и ложным откликам на синхрогруппу, поскольку кольцо между его последним и первым разрядами будет разомкнуто. С приходом следующего циклового импульса с выхода счетчика.10 цикла на второй вход триггера б первого элемента И 5 вновь откроется и в первом регистре 3 сдвига опять начинается процесс накопления единиц для определения момента Фазирования счетчика 10 цикла. Вместе с тем импульс циклового фазирования с выхода счетчика 10 цикла совпадет на втором элементе И 7 с очередным истинным откликом на синхрогруппу с выхода дешифратора 1, запишется в первый разряд второго регистра сдвига 9, в результате чего третий элемент И 8 закроется по второй группе входов и будет закрыт до тех пор, пока во втором регистре 9 сдвига будет находиться хотя бы одна единица. А единицы во втором регистре 9 сдвига будут присутствовать до тех пор, пока импульсы с выхода счетчика 10 цикла будут совпадать во времени с истинными откликами на синхрогруппу с выхода дешифратора 1. Таким образом, приемное устройство циклового фазирования перешло в установившийся режим. Если теперь внутри цикла отклики на ложные синхрогруппы даже сгруппируются и вызовут срабатывание дешифратора 4, то его выходной сигнал не вызовет изменения фазы счетчика 10 цикла, поскольку он не пройдет через закрытый по вторым входам третий элемент И 8. Кроме того, фаза счетика 10 цикла не изменится и в том лучае, если при наличии ложных синрогрупп внутри цикла истинные синрогруппы будут искажены. Очевидно, то допустимое количество подряд исаженных синхрогрупп опред еляет длиу второго регистра 9 сдвига. Из усановившегося режима в режим поиска риемное устройство циклового фазироания перейдет только в том случае.

$ 1085006

если во втором регистре 9 сдвига неТехнико-экономическая эффективостанется ни одной единицы, а этоность предлагаемого приемного устройможет произойти только в том случае,ства циклового фазирования заключаетесли количество подряд искаженныхся в повышении помехоустойчивости при синхрогрупп будет больше количестваустановившемся режиме за счет управразрядов второго регистра 9 сдвига.5 ления установкой фазы счетчика цикСлучайное искажение синхрогрупп нелов 10 с помощью введенного второго выведет приемное устройство циклоВогорегистра 9 сдвига, триггера 6 и элефазирования из установившегося режима.ментов И 5,7 и 8.

ПРИЕМНОЕ УСТРОЙСТВО ЦИКЛОВОГО ФАЗИРОВАНИЯ, содержащее последовательно соединениые дешифратор синхрогруппы, элемент ИЛИ, первый регистр сдвига и дешифратор заданного состояния, счетчик циклов, тактовый вход которого объединен с тактовым входом первого регистра сдвига и тактовым входом дешифратора синхрогруп- пы и является тактовым входом устройства, отличающееся тем. что, с целью повышения помехоустойчивости в установившемся режиме, в него введены последовательно соединенные триггер и первый элемент И, последовательно соединенные второй элемент И, второй регистр сдвига и третий элемент И, выход которого подсоединен к информационному входу счетчика циклов, выход первого регистра сдвига через первый элемент. И подключен к второму входу элемента ИЛИ, вь1ход дешифратора заданного состояния подсоединен к первому входу триггера и дополнительному входу третьего элемента И, выход счетчика циклов подсоединен к второму входу второго регистра сдвига,второму входу{ ду триггера и первому входу второго ел элемента И, второй вход которого под ключен к выходу дешифратора синхрогруппы .