(54) СИНТЕЗАТОР ЧАСТОТ
название | год | авторы | номер документа |
---|---|---|---|
Синтезатор частот | 1980 |
|
SU886254A2 |
Синтезатор частот | 1976 |
|
SU799101A1 |
Устройство для измерения угла закручивания вращающегося вала | 1991 |
|
SU1795312A1 |
Устройство для измерения интенсивности линии в оптическом спектре | 1987 |
|
SU1509625A1 |
УСТРОЙСТВО ФОРМИРОВАНИЯ СЛОЖНЫХ СИГНАЛОВ | 1988 |
|
SU1841042A1 |
Устройство для разбраковки полупроводниковых диодов | 1983 |
|
SU1164636A1 |
Телевизионное устройство для измерения координат пятна | 1987 |
|
SU1450136A1 |
Цифровой измеритель центра тяжести видеосигналов | 1990 |
|
SU1723559A1 |
Синтезатор частот | 1982 |
|
SU1067603A1 |
УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ДЕВИАЦИИ ЧАСТОТЫ | 1998 |
|
RU2138828C1 |
I
Изобретение относится к радиотехнике и может использоваться в приемопередающих и рапиоизмерительных устройствах.
По основному авт. св. Nt 799101 известен синтезатф частот, содержащий опорный генератор, целитель частоты с фиксированным коэффициентом деления, фазовый детектор, первый фильтр нижних частот, управляемый генератор и иелитепь частоты с переменным коэффициентом Дешния, а также последовательно соединенные блоки для выделения разностной частоты, реверсивный счетчик, цифроаналоговый преобразователь (ЦАП) и второй фильтр ннж- . них частот, логический элемент 2-2И-2ИЛИ. четыре логических элемента И-НЕ, управляющий ЗК - триггер и четыре RS - триггера 1 .
Однако быстродействие известного синтезатора частот при вхождении в режим „ синхронизации невысоко.
Цель изобретения - повышение быстр -, действия при вхождении в режим синхронизации.
Для этого в известный синтезатор частот между выходом первого логическотх элемента И-НЕ и тактовым входом реверсивного счетчика введены последовательно соединенные второй блок для выделения разностной частоты, пятый RS триггер и второй логический элемент 2 2И-2ИЛИ, при этом инверсный выход пятого й5 - триггера соединен со вторым входом второго логического элемента 2 И-2ИЛИ, третий вход которого соеоийен с первым входом второго блока для выделения разностной частоты, другой выход которого подключен к R входу пятого RS - триггера, при этом четвертый вход второго логического элемента 2-2И-2ИЛИ и другой вход (второго блока для выделения разностной частоты объединены |и, соединены со входом второго логического элемента И-НЕ.
На чертеже представлена структурная электрическая схема предложенного уст ройства. Синтезатор частоты содержит опфный генератор 1, управл51емый генератор , делитель 3 частоты с фиксированным коэффициентом деления, целитель 4 частоты с переменным коэффициентом де/кния, фаасхвый детектор 5, первый и второй логические элементы 2-2И-2ИЛИ 6 и 7, первый и второй блоки 8 и 9 для выделения разностной частоты, первый и второй фильтры нижних частот Ю и 11, реверсивный счетчик 12, ЦАП 13, четыре логические элемента 14 - 17, управляющий триггер 18 и - триг геров 19 - 23. Синтезатор частот работает следующим образом. При нарушении синхрсиизма на Ьькоце третьего логического элемента И-НЕ 16 формируются импульсы разностной частоты, которые поступают на эторой вход второго блока 9, на первый вход которого приходят импульсы тактовой частоты с вы хода первого логического элемента И-НЕ 14, В зависимости от соотношения этих частот на одном из выходов второго блока 9 формируются импульсы разностной частоты, устанавливающие пятый RS - триггер 23 в такое положение, при котором разрешается прохождение импульсов наибольшей частоты через второй логический элемент 2-2И-5ИЛИ 7 на тактовый вход реверсивного, счетчика 12. В результате на тактовый вход реверсивного счетчика 12 при нарушении синхронизма всегда посту пает наибольшая из двух частот. Использование предлагаемого синтезатора частот обеспечивает одинаково высокое быстродействие при переходе с осиной частоты на другую независимо от разноса переключаемых частот. Формула изобретения Синтезатор частот по авт. св. № 799 1О1, отличающийся тем, что, с целью повышения быстродействия при вхождении в режим синхрониза ции между выходом первого логического элемента И-НЕ и тактовым входом реверсивного счетчика введены последовательно соединенные второй блок для выделения разностной частоты, пятый RS - триггер и второй логический элемент 2-2И-2ИЛИ, при этом инверсный выход пятого R5 - триггера coeдшieн со вторым входом второго логического элемента 2-2И- 2ИЛИ, третий вход которого соединен с первым входом второго блока для выде/ю- ния разностной частоты, другой выходкоторого подключен к R. входу пятого R.S триггера, при этом четвертый вход второго логического элемента 2-2И-2ИЛИ и другой вход второго блока для выделения разностной частоты обьединены и соединены со входом второго логического элемента И-НЕ. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 799101, кл. Н 03 В 21/02, 26.11.76 (прототип).
Авторы
Даты
1981-11-07—Публикация
1979-12-17—Подача