Измеритель относительной средней мощности вещательных сигналов Советский патент 1981 года по МПК H04B17/00 G01R21/00 

ча, управляющий вход последнего соединен с входом первого элемента задержки, выход которого подключен к упрадляющему входу первого и п дополнительнь1х вторых ключей и через второй элемент задержки - к упра влякндему входу второго из п дополнительных ключей, выход каждого из п третьих ,кпюЧ чей подключены к входу управления соот.ветствующего делителя частоты импул сов, входы Сброс всех делителей часfoты импульсов и индикаторов объединены, входы считывания всех индикаторов объединены, а выход каждого из п дополнительных делителей частоты импульсов соединен с входом управления соответствующего индикатора. На чертеже приведена структурная электрическая схема предлагаемого измерителя. Измеритель относительной средней мощности вещательных сигналов содержит п цепей, казвдая из которых состоит из модулометра 1, усилителя 2, квадратора 3, детектора 4 огибающей, первого ключа 5, интегратора 6 и второго ключа 7. Измеритель содержит также блок 8 формирования интервалов измерения, блок управления 9, элемент ИЛИ 10, АЦП 11, п-1 элементов 12 задержки, п третьих ключей 13, п делителей 14 частоты импул ьсов, п индикаторов 15. Измеритель работает следующим образом. Амплитудно-модулированный сигнал с п передатчиков поступает соответствен но на входы модулометров 1 п цепей. В каждой печи низкочастотный сигнал, пропорциональный значению коэффициента глубины модуляции с выхода модулометра 1 через усилитель 2 поступает на квадратор 3, с вьпсода которого напряжение подается на детектор 4, С вы хода детектора 4 сигнал через нормаль но замкнутый ключ 5 поступает на ингс тегратор 6. Цикличность работы каждого интегратора 6 включает три этапа: интегрирование сигнала, считывание сигнала и сброс напряжения с интегрирующей -емкости. При этом длительность цикла интегрирования занимает почти всю часть периода. Вторые ключи 7 нор мально разомкнуты (при интегрировавши сигнала). Периодический сигнал соответствующий длительности цикла работы интегратора 6, с выхода блока

8 формирования интервалов измер-ения поступает на вход блока управления 9. Управляющий сигнал с одного из выходов блока управления 9 поступает на входы первых ключей 5, с другого выхода на входы второго и третьего ключей-7 и 13 первой цепи и на входы последовательно соединенных элементов 12 задержки, С выхода каждого последующего элемента .12 задержки управляющий сигнал поступает на входы второго и третьего ключей 7 и I3 каждой последующей цепи. Тем самым по истечении этапа интегрирования входы интеграторов 6 отключаются, их входы последовательно по времени подключаются через ключи 7 и элемент ИЛИ 10 к входу АЦП 11. После считывания значения напряжений с интеграторов 6 на их управляющие входы поступает сигнал с блока 9 управления, который разряжает их. Импульсы с выхода АЦП 11 поступают на вход ,соответствукяцёг6 делителя 14 и далее на индикатор 15. Коэффициент деления делителя 14 устанавливается равным отношению интервала времени измерения относительной средней мощности к отрезку времени интегрирования; Тем самым обеспечиваются непосредственный отсчет значения мощности и высокая точность измерения на любом фиксированном интервале. По истечении интервала времени измерения с блока 9 управления на вход Считывание индикаторов 15 поступает сигнал Считывание информации. Записанная информация в индикаторах 15 и делителях 14 сбрасывается сигналом с блока 9 управления перед началом записи информации следующего цикла измерения мощности. Формула изобретения Измеритель относительной средней мощности вещательных сигналовпо авт, св № 745006, отличающийся тем, что, с целью сокра.щения времени измерения путем обеспечения возможности измерения относительной средней мощности вещательных сигналов п каналов вещения, в него введены п цепей, каждая из которых состоит из дополнительных модулометра, усилителя, квадратора, детектора огибающей, первого ключа, интегратора и второго ключа, которые последовательно соединены, п-1 элементов задержки, элемент ИЛИ и п третьих ключей, при этом управляющий вход второго ключа, п дополнительных делителей частоты импульсов и индикаторов и управляющий вход казкдого из п дополнительных вторых ключей соединены с управляющим входом соответствующего третьего ключа, другие входы которых объединены и соединены .с выходом аналого-цифрового преобразователя, вход которого соединен с выходом элемента ИЛИ, входы которого соединены с выходом каждого из п дополнительных вторых ключей и второго ключа, управляющий вход последнего соединен с входом первого элемента задержки, выход которого подключен к управляющему входу первого из п дополнительных вторых

ключей и через второй элемент задержки - к управляющему входу второго из п дополнительных вторых ключей, выход каждого из п третьих ключей подключен к входу управления соответствующего делителя частоты импульсов, входы Сброс всех делителей частоты импульсов и индикаторов объединены, входы Считывание всех индикаторов объединены, а выход каждого из п дополнительных делителей частоты импульсов соединены с входом управления соответствуклцего ищщкатора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 745006, кл. Н 04 В 17/00, 29.11.77 (прототип .