Устройство для исправления ошибок в кодовой комбинации Советский патент 1985 года по МПК H03M13/05 

третьего и дополнительных сумматоров по модулю два соединены с вторыми входами дополнительных блоков обнаружения ошибок и одними входами дополнительных ключей, другие пходы которых coeдинef ы с выходами соответствуюи;их дополнительных блоков обнаружения ошибок.

УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШБОК В КОДОВОЙ KOMBHHAUHli, содержащее первьш ключ, последовательно соединенные блок обнаружения ошибок, второй ключ и элемент ilTM, а также первый накопитель, первьп, второй и третий сумматоры по модулю два, отличающееся тем,что, с целью обеспечения исправления ошибок любой кратности, в него введены счетчик адресов, первьй, второй и третий коммутаторы, второй накопитель, дополш1тельные сумматоры по модулю два, дополнительные блоки обнаружения ошибок и дополнительные ключи, выходы которых соединены с соответствующими входами элемента ИЛИ, выход которого является выходом устройства, а также дешифратор служебных слов, дешифратор номера ошибки и регистр сдвига, вход которого является входом устройства, а выходы разрядов соединены с входами дешифратора служебных слов, первьй выход которого соединен с управляющим входом первого ключа, тактовый вход которого объединен с тактовым входом регистра сдвига и является входом тактовой частоты, второй выход дешифратора служебных слов соединен с управляющими входами первого и третьего коммутаторов, третий выход - с первыми входами всех блоков обнаружения ошибок, четвертый выход - с входом счетчика адресов, тактовьп вход которого соединен с выходом первого коммутатора, первый вход которого является входом частоты считываш1я, второй вход первого кoм fyтатopа соединен с выходом первого ключа и информационным входом второго коммутатора, управляющий вход которого соединен с пятым выходом дешифратора служебных слов, первьй и второй выходы второго комi мутатора соединены соответственно с тактовыми входами первого и второСЛ го накопптелей, адресные входы которых объединены и соединены с выходом счетчика адресов, выход последнего разряда регистра сдвига соединен с информационными входами первого и второго накопителей и первым входном N9 третьего коммутатора, второй вход О которого соединен с выходом второго накопителя, выход первого накопителя to соединен с первыми входами первого, о второго, третьего и дополнительных СП сумматоров по модулю два, вторые входы второго, третьего и дополнительных сумматоров по модулю два соединен с выходами дешифратора номера ошибки, первьп4 и второй входы которого соединены соответственно с выходами введенного счетчика ошибок и первого сумматора по модулю два, выход которого соединен также с входом счетчика ошибок, выход второго сумматора по модулю два соединен с вторыми входами второго ключа и блока обнаружения ошибок, выходы

1

Изобретение относится к электросвязи и может быть использовано в аппаратуре дискретной информации.

Цель изобретения - обеспечение исправле 1ия оишбок любой кратности.

На чертеже представлена структурная электрическая схема устройства для исправления ошибок в кодовой комбинации.

Устройство содержит регистр 1 сдвига, деишфратор 2 служебных слов, первьй ключ 3, первьй коммутатор 4, второй коммутатор 5, счетчик 6 адресов, первьй накопитель 7, второй накопитель 8, счетчик 9 ошибок, первьй сумматор 10 по модулю два, третий коммутатор 11, дешифратор 12 номера ошибки, второй сумматор 13 по модулю два, третий сумматор 14 по модулю два, блок 15 обнаруже шя ошибок, дополнительные блоки 16 обнаружения ошибок , дополнительные сумматоры 17 по модулю два, второй ключ 18, дополнительные ключи 19, элемент ИЛИ 20.

Устройство для исправления ошибок в кодовой комбинации работает следующим образом.

Принимаемая информация в виде последовательности нулей и единиц проходит через регистр 1, которьш совместно с дешифратором 2 служит для распознавания служебных слов в потр.ке кодированной информации и определения их вида.

Восстановление пораженной кодовой комбинац1«1 в устройстве проводится в два этапа.

На первом этапе производится накопление обоих повторений кодовой комбинации в первом и втором накопи телях 7 и 8 и подготовка к ее исправлению. Работу устройства удобно рассматривать с момента окончания служебного слова, определякидего начало первого повторения. В этот момент открывается первьй ключ 3, а второй

коммутатор 5 устанавливается в таком положении, при котором тактовая частота поступает на тактовьй вход первого накопителя 7, обеспечивая тем 5 самым запись в него первого повторения кодовой комбинации. Одновременно тактовая частота поступает через перBbQi коммутатор 4 на счетчик 6, обеспечивающий последовательньй перебор 0 адресов ячеек первого и второго накопителей 7 и 8.

На время приема служебного слова первый ключ 3 закрывается. , После окончания служебного слова, определяющего начало второго повторения кодовой комбинации, второй коммутатор 5 переключается, обеспечивая запись второго повторения кодовой комбинации во второй накопитель 8 и считывание ранее записанной информации из первого накопителя 7. Одновременно с записью во второй накопитель 8, за счет того, что адресные входы

с первого и второго накопителей 7 и 8 подключены к одному и тому же счетчику 6, происходит синхронное считывание первого повторения кодовой комбинации из первого накопителя 7 и побитное сравнение ее первым сумматором 10 (выполняющим в этом случае функции схемы сравнения) с вторым повторением кодовой комбинации, поступающим на первьй сумматор 10 через третий коммутатор 11. В результате сравне шя в местах несовпадения битов первого и второго повторений кодовой комбинации первым сумматором 10 вырабатываются сигналы ошибок. Поскольку несовпадение одноименных

битов в первом и втором повторениях кодовой комбинации не дает однозначного ответа, в каком из повторений возникла ошибка, далее производится следуюцее. Сигналы ошибки подсчитываются счетчиком 9. Номер ошибки дешифруется дешифратором 12, функцией которого является выработка упрасляю щих воздействий на второй, третш и дополнительные сумматоры 13, 14 и 17 (используемые в этом случае как управляемые инверторы) в соответствии с таблицей. Таблица истинности построена для 16-канального дешифратора номера ошибки. Таким образом, предпринимается попытка направления первого повторе ния кодовой комбинации (первое повторение выбрано произвольно; с точки зрения возможности восстановления кодовой комбинации оба повторения .являются равноправными) путем инвер тирования битов, не совпадающих с одновременными битами второго повто рения, причем охватываются все возможные варианты искажения первого повторения кодовой комбинации, что неизбежно приводит к нахождению верного варианта исправления. Проверка правильности исправления кодовой комбинации производится блоками 15 и 16 обнаружения ошибок, являющимися упрощенными вариантами декодера и реагирующим лишь на правильно принятую комбинацию. Таким образом, на первом этапе производится фиксация канала, в котором инвертирование битов в потенциальных местах возникновения ошибок привело к вoccтaнoвлe шю данной конкретной кодовой комбинации. При этом открывается второй ключ 18 или соответствующий дополнительный ключ 19, подготавливая тем самым возможность прохождения восстановленной комбинации на выход. Вывод восстановленной комбинации по каналу, определенному на первом этапе, производится на втором этапе за время приема служебного слова, определяющего начало первого повторе ния очередной кодовой комбинации. С этой целью после приема этого служеб ного слова пер«ь1й ключ 3 закрывается первьй коммутатор 4 переключается на частоту выдачи (номинал частоты определяется временем приема служебного слова и максимально возможным объемом информации в кодовой комбинации) , а третий коммутатор 11 подключает к входу первого сумматора 10 выход второго накопителя 8. Частота выдачи поступает на счетчик 6, управляющий считыванием информации из первого и второго накопителей 7 и 8 (при этом имеется в виду, что информация в накопителе хра1штся до тех пор, пока в него не будет записана новая, и при многократном считывании не разрушается).Информация второго накопителя 8 используется в этом слу чае д.ая нахождения мест несовпадений с целью выработки сигналов ошибок в процессе синхронного считьшания комбинации первого и второго повторений из первого и второго накопителей 7 и 8. При этом первое повторение кодовой комбинащш, проходя через сумматоры 13, 14 и 17, подвергается тем же управлягацим воздействиям, что и на первом этапе, т.е. производится повторное восстановление комбинации с тем отличием, что на этом этапе оказывается открытым второй ключ 18 или один из дополнительных ключей 19, пропускающий восстановлелную комбинацию через элемент ИЛИ 20 на выход. После окончания служебного слова jHa блоки 15 и 16 обнаружения ошибки поступает импульс сброса, и процесс восстановления очередной кодовой комбинации повторяется. Сброс счетчика 6 производится ак в начале, так и в конце каждого лужебного слова. Число каналов устройства завиит от суммарного числа ошибок, моущих возникнуть в обоих повтореиях кодовой комбинации, и определятся достоверностью передачи инфорации в системах связи, в которых шанируется работа устройства, и аксимального объема информации в одовой комбинации.

- при любом сигнале на входе.