Система для передачи и приема дискретной информации Советский патент 1981 года по МПК H04L17/00 H04L3/00 

Изобретение относится к электросвязи. Известна система для передачи и приема дискретной информации, содержащая на передающей стороне информационный канал, состоящий из последовательно соединенных вычитающего сче чика, дешифратрра и инвертора, блока совпадения, выходом соединенногЬ с входом вычитающего счетчика, регистра сдвига, выходом соединенного с входом элемента задержки, на приемной стороне - последовательно соединенные блок выделения псевдослучайной последовательности, выходом соединенней с одним входом сумматора по модулю два, инвертор, выходом соединенный с входом счетчика, а в каждом канале - генератор псевдослучайной последовательности, выход которого соединен с входом блока срав нения, а также суммирующий счетчик, подключенный к накопителю 1. Однако в изв.естной. системе недостаточная пропускная способность. Цель изобретения - повышение пропускной способности. Для достижения поставленной цели в систему для передачи и приема дискретной информации, содержащую на передающей стороне информационный канал, состоящий из последовательно соединенных вычитающего счетчика, дешифратора и инвертора, блока совпадения, выходом соединенного с входом вычитающего счетчика, регистра сдвига, выходом соединенного с входом элемента задержкя, на приемной стороне - последовательно соединенные блок выделения псевдослучайной последовательности, выходом соединенный с одним входом сумматора по модулю два, инвертор, выходом соединенный с входом счетчика, а в каждом канале генератор псевдослучайной последовательности, выход которого соединен с входом блока сравнения, а также суммирукнций счетчик, подключенный к накопителю, введены на передающей стороне информационный канал, идентичный первому, а в каждом канале выход инвертора срединен с входом блока совпадения, а также общий сумматор по модулю два, входы которого соединены с выходами элементов задержки обоих информационных каналов, на приемной стороне введены последовательно соединенные блок опознавания псевдослучайной последовательности, ключ и блок умножения, а в каждый

канал - блок управления, причем выход блока .выделения псевдослучайной последовательности соединен с-входом блока опознавания псевдослучайной последовательности, выход которого соединен с входом инвертора, выход счетчика соединен с другим входом ключа и одним входом блоков управления обоих каналов, выход блока умножения соединен с другими входами блоков сравнения, в каждом канале выход блока сравнения через блок управления соединен с.объединенными входами суммирующего счетчика и генератора псевдослучайной последовательности.

На чертеже изображена структурная электрическая схема предлагаемой системы.

Система содержит на передающей . стороне вычитсиощий счетчик 1, дешифратор 2, инвертор 3, блок 4 совпадения, регистры 5 и 6 сдвига, элементы 7 задержки, сумматор 8 по модулю два, канал 9 связ.и, на приемной стороне - блок 10 выделения псевдослучайной последовательности, сумматор 11 по модулю два, инвертор 12, счетчик 13, а в каждом канале генератор 14 псевдослучайной последовательности, блок 15 сравнения, суммирующий счетчик 16, накопитель 17 и блок 18 управления, блок 19 опознавания псевдослучайной последовательности, ключ 20 и блок 21 умножения.

Предлагаемая система работает следующим образом.

По команде с управляющего ус гройства (не показано) в ячейки двоичных вычитающих счетчиков 1 обоих кангшов записываются комбинации первичного кода от двух различных источ НИКОВ информации, работающих с одина ковой скоростью. Если записанные комбинации отличаются от нулевых, то на выходах дешифраторов 2 появляются нулевые сигналы, которые инвертируются инрертораш 3 и открывают блоки 4 совпадения, через которые проходят быстрые тактовые импульсы, частота следования которых не менее чем в N раз превышает номинальную тактовую частоту (где N -, выраженная в числе элементов длина комбинации вторичного кода, передаваемого в канал связи 9). Значение N должно удовлетворять неравенству , где п - длина комбинации первичного кода. .Быстрые тактовые импульсы с выходов блоков 4 совпадения поступают на счетные входы двоичных вычитающих счетчиков 1 и на тактовые входы регистров 5 и 6 сдвига. Быстрые тактовые импульсы подаются до тех пор, пока вычитающие счетчики 1 не устанавливаются в нулевое состояние. В последнем случае на выходах дешифраторов 2 появляются единичные сигнгшы, котог рае инвертируются инверторами 3 и

закрывают блоки 4 совпадения, что приводит к прекращению подачи быстрых тактовых импульсов (ТИ) на счетный вход вычитающих счетчиков 1 и на тактовые входы регистров 5 и 6 сдвига. Таким образом, количество поступивших на тактовые входы регистров 5 и 6 сдвига быстрых ТИ зависит от того,какая комбинация первичного кода записана в ячейки соответствующего двоичного вычитак щего счетчика 1.ПОД действием быстрых тактов за врмя, не превышающее периода номинальной тактоаой частоты (длительности одной элементарной посылки), производится сдвиг фаз формируемой в регистре 5 -сдвига первой псевдослучайной последовательности (ПСП-1) и формируемой в регистре б сдвига второй псевдослучайной последовательности (ПСП-2) на число шагов, равное десятичным цифрам, соответствующим двоичным комбинациям первичного кода, записанным в двоичные вычитающие счетчики 1 соответственно обоих каналов. Под действием ТИ номинальной частоты с выходов регистров 5 и б сдвига через элементы 7 задержки производится выдача ПСП-1 и ПСП-2 с новымизначениями фаз на входы сумматора 8 по мо дулю два, где они поэлементно складываются по модулю два и суммарная последовательность поступает далее на вход канала 9 связи. Принимаемая с выхода канала 9 связи суммарная последовательность поступает на вход блока 10. С выхода блока 10 последовательность, сдвинутая по фазе относительно принимаемой в составе суммарной последовательности, поступает на вход блока 19. Если на вход приемника поступает .последовательность, не содержащая ошибок или содержащая безошибочный участок длиной , где К - емкость счетчика, п - количество разрядов рекуррентного регистра) , то с выхода блока 19 через 2п тактов следует нулевая последовательность. Эта последовательность нулей инвертируется инвертором 12 и поступает на счетный вход счетчика 13 емкостью К, где К - больше нуля. При этом происходит заполнение счетчика 13, сигнал с выхода которого открывает ключ 20 и параллельно поступает на первые входы блоков 18 управления обоих каналов. Безошибочный пэлементный участок первой рекуррентной последовательности ПСП-1 с ячеек блок.а 19 последовательность поступает через открытый ключ 20 на блок 21 умножения, выполняющий функцию обратного сдвига фазы ПСП-1 до совпадения с фазой ПСП-1, принимаемой в составе суммарной последовательности. Сформированный на.выходе-блок 21 умножения п-элемёнтный участок ПСП-1 и п-элементнь1й у.часток суммарной последовательности с выхода блока 10 соответственно поступают на входы сумматора 11, при. этом на его выходе формируется безошибочный пэлементный участок ПСП-2, принятый из канала связи в составе суммарной последовательности. Также после заполнения счетчика 13 с его выхода поступает сигнал на первые входы . блоков 18 управления, которые, в свою очередь, начинают вырабатывать быстрые тактовые импульсы, поступающие на тактовые входы генераторов 14 соответственно и на счетные вхо,ды суммирующих счетчиков 16 соответ ствующих каналов. Под воздействием быстрых тактовых импульсов генерато ры 14, а также суммирующие счетчики 16начинают последовательно изменят свои состояния с высокой частотой. При передаче быстрых ТИ суммирующие счетчики16 находятся в исходном состоянии, генераторы 14 работают с номинальной частотой. Формирование в каждом из кансшов быстрых ТИ продолжается до тех пор, пок не происходит совпадения фаз, выделенных ПСП-1 и ПСП-2 с фазами сигналов, вырабатываемых соответствующими генераторами 14. Последователь ности в каждом из каналов поступают на соответствующие блоки 15 сравнения и в момент совпадения фаз на их выходе вырабатываются сигналы, поступающие на вторые входы блоков 18 управления, которые,в свою очередь, прекращают формирование быстрых тактовых импульсов. Число быстрых тактовых импульсов, подсчитанно суммирующими счетчиками 16 соответствующих каналов, представляет собой комбинации первичного кода, вве денные на передаче. С выхода суммирующих счетчиков 16 информация непосредственно или через накопители 17выдается потребителям. После выдачи информации устройство на прием ной стороне возвращается в исходное состояние. . Предлагаемое устройство позволяе увеличить пропускную способность си стемы. Формула изобретения Система для передачи и приема ди кретной информации, содержащая на п редающей стороне информационный канал, состоящий из последовательно соединенных вычитающего счетчика, дешифратора и инвертора, блока совпадения, выходом соединенного с входом вычитсжщего счетчИка, регистра сдвига, выходом соединенного с входом элемента задержки, на приемной стороне - последовательно соединенные блок выделения псевдослучайной последовательности, выходом соединенный с одним входом сумматору .-по модулю два, инвертор, выходом соединенный с входом счетчика, а в Кс1ждом. кангше генератор псевдослучайной последовательности, выход которого соединен с входом блока сравнения, а также суммирующий счетчик, подключенный к накопителю, отличающаяся тем, что, с целью повышения прюпускной -способности, :введены на передакмдей стороне информационный канал, идентичный первому, а в каждом каНоше выход инвертора соединен с входом блока совпадения, а также общий сумматор по модулю два, входы которого соединены с выходами элементов задержки обоих информационных каналов, на приемной стороне введены последовательно соединенные блок опознавания псевдослучайной последовательности, ключ и блок умноже- . ния, а в каждый канал - блок управления, причем выход блока выделения псевдослучайной последовательности соединен,с входом блока опознавания псевдослучайной последовательности, выход которого соединен с входом инвертора, выход счетчика соединен с другим входом ключа и одним входом блоков управления обоих каналов, выход блока умножения соединен с другими входами блоков сравнения, в канале выход блока сравнения через блок управления соединен с объединенными входами суммирующего счетчика.и генератора псевдослучайной последовательности. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР 642867, кл. Н 04 L 17/00, 1976 (прототип),