Устройство для контроля контантирования выводов интегральной схемы Советский патент 1981 года по МПК B22F3/15 

Изобретение относится к э-лектроино промышленности и может быть использовано в ycT-aHOskax параметрического и функционального контроля интегральных схем для предварительной проверки наличия контактирования выводов контролируемой интегральной схемы с контактами контактной головки, имею щей пару контактов на каждый вывод схемы. Известны устройства контроля контактирования выводов интегральной схе мы с парными контактами головки. Одно из известных устройств, содержащее пару контактов контактной головки, перемыкаемую выводом инте ральной схемы, которая через резис-тор подключена к выходу источника напряжения, блок анализа и блок индикации, позволяет с|Ьуществлять контроль контактирования путем пропускания тока через контакты контактной головки. В случае нарушения контактирования в устройстве на входе блока анализа возникает напряжение, близкое к напряжению источника, которое используется для индикации отсутствия контакта 1 . Недостатком известного устройства является то, что это напряжение прикладывается к выводу испытуемой интегральной схемы и поэтому может вывести ее из строя. Известно также устройство, содержащее контактную головку с парой контактов на каждый вывод испытуемой схемы, коммутатор, соединяющие их линии связи, анализаторы контроля качества контактирования, подключаемые входами к двойным контактам головки, которые выполнены в виде измерителей сопротивлений малых величин, состоящих из усилителей и пороговых устройств, выходы которых соединены с входами блока логической обработки результатов измерения 2Ь 3 Недостатком этого устройства является его сложность, так как на каждый вывод контролируемой интеграл ной схемы требуется ряд сложных электронных устройств (усилитель и. пороговое устройство). Наиболее близким по технической сущности к предлагаемому являетсяустройство, содержащее контактную головку с парой контактов на каждый вывод испытуемой интегральной схемы, импульсные трансформаторы, по одному на каждый вывод схемы, одним выводом первичных обмоток подключенные к общей шине, логический блок, форми Iрователь импульсов и резисторы. Сигнал с формирователя импульсов через импульсный тра нсформатор и замкнутые выводом испытуемой интегральной схемы контакты головки проходит на втор усилитель-формирователь и т.д. через все выводы испытуемой Схемы, ас последнего формирователя - на логический блок, где вырабатывается сигнал о наличии контакта. При нарушени контакта цепь последовательной перед чи импульсного сигнала разрывается, и сигнал наличия контактирования не возникает 3. Недостатком данного устройства является его сложность, связанная с необходимостью включения большого числа формирователей импульсов. Целью изобретения является упрощение устройства. Поставленная цель достигается те что в устройстве для контроля контактирования выводов интегральной схемы 3 содержащем контактную головк с парой контактов на каждый вывод испытуемой интегральной схемы, импульсные трансформаторы по одному на каждый вывод схемы, одним выводом первичных обмоток подключенные к общей шине, логический блок, форми рователь импульсов и резисторы, второй йывод первичной обмотки каждого импульсног трансформатора подключен к соответствующему информаци онному входу логического блока и через соответствующий резистор - к первому выходу формирователя импуль сов, второй выход которого соединен с синхронизирующим входом логического блока, а вход - с шиной опроса, причем вторичная обмотка каждого импульсного трансформатора подкл 0 чена к соответствующей паре контактов контактной головки. Логический блок содержит элемент 1;1ЛИ и триггер, причем входы элемента ИЛИ являются информационными входами блока, а его выход подключен к информационному входу триггера, вход синхронизации которого является синхронизирующим входом логического блока. На чертеже представлена функциональная схема устройства. Устройство содержит испытуемую интегральную схему 1, контактную головку 2 с парой контактов 3 на каждый вывод схемы, импульсные трансформаторы k, одним выводом первичной обмотки подключенные к общей шине 5, логический блок 6, формирователь импульсов 7 и резисторы 8. Логический блок 6 содержит элемент ИЛИ 9, входы которого являются информационными входами блока, и триггер 10, вход синхронизации которого соединен со вторым выходом формирователя импульсов 7. Устройство работает следующим образом. На шину опроса подается импульс, полярность которого согласуется с требуемой для логического блока 6. С первого выхода формирователя импульсов 7 через резисторы 8 импульс поступает на первичную обмотку импульсного трансформатора Ц и информационные входы логического блока 6, а с второго выхода формирователя 7 импульс с некоторой задержкой, превышающей длительность переходного процесса в цепи прохождения импульса с первого выхода, подается на синхронизирующий вход логического блока 6 (вход синхронизации триггера 10). Амплитуда импульса, поступающего на информационный вход логического блока 6, определяется параметрами делителя, образованного резистором 8 и сопротивлением, вносимым из вторичной обмотки импульсного трансформатора 4. При контроле контактирования каждый из импульсных трансформаторов 4 работает в двух режимах: короткие замыкание по вторичной обмотке есть контактирование между выводом интегральной схемы 1 и контактами 3 головки 2, холостой ход по вторичной обмотке (контактирования нет).

В первом случае вносимое из вторичной обмотки трансформатора сопротивление мало и при соответствующем выборе величины сопротивления резистора 8 амплитуда импульса на информационном входе логического блока 6 (на входе элемента ИЛИ 9} оказывается меньше уровня логического нуля.

Во втором случае эквивалентное сопротивление импульсного трансформатора, определяемое индуктивностью намагничивания, значительно возрастает и при соответствующем выборе параметров трансформатора амплитуда импульса на первичной обмотке оказывается в пределах, соответствующих логической единице для элемента ИЛИ 9

Если контактирования есть по всем выводам интегральной cxei«i, то логический нуль с информационных входов логического блока 6- через элемент ИЛИ 9 поступает на информационный вход триггера 10 и по сигналу синхронизации со второго выхода формирователя 7 записывается в него. Состояние триггера 10 при этом соответ ствует наличию контактирования по всем выводам интегральной схемы 1.

Если контактирования нет хотя бы с одним из выводов интегральной схе-. мы, то на информационный вход триггера 10 через элемент ИЛИ 9 поступает логическая единица. Состояние триггера 10 после этого указывает на от. сутствие контакта.

Предложенное устройство значительно проще известного, так как в нем требуется только один формирователь импульсов и исключен ряд вспомогательных элементов.

Формула изобретения

1. Устройство для контроля.контактирования выводов интегральной схемы.

содержащее контактную головку с парой контактов на каждый вывод испытуемой интегральной схемы, импульсные трансформаторы по одному на каждый вывод

схемы, одним выводом первичных обмоток подключенные к общей шине, логический блок, формирователь импульсов и резисторы, отличаю.щ е е с я тем, что, с целью упрощения устройства,, второй вывод первичной обмотки кахсдого импульсного трансформатора подключен к соответствующему информационное входу логического блока и через соответствукхций

резистор - к первону выходу фориирователя импульсов, второй выход которого соединен с синхронизирующим входом логического блокд, а вход с шиной опроса, причем вторичная

обмотка каждого импульсного трансформатора подключена к соответствующей паре контактов контактной головки.

2. Устройство по П.1, о т л ичающееся тем, что, логический блок содержит элемент ИЛИ и тригГ(ч причем входы элемента ИЛИ являются информационными входами блока, а его выход подключен к информационному входу триггера, вход синхронизации которого является синхронизирующим входом логического блока.

Источники информации

принятые во внимание при экспертизе

1. Авторское

свидетельство СССР

№ 425161, кл. G 05 В 19/08, 1974.

2. Авторское свидетельство СССР

№ , «л. G 05 В 23/02, 1976.

3. Авторское свидетельство СССР № 473132, кл. G -01 R 31/26, 1975 (прототип),

f

rs

4I

fo

гэ

TJ ri

Г-n