Полный одноразрядный сумматор инжекционного типа Советский патент 1981 года по МПК H03K19/91 

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных уст ройствах . Известны сумматоры, построенные на двоичных элементах интегральной инжекционной логики 1 Недостатками известных сумматоров являются большая сложность и низкое быстродействие. Известен также cyNwaTOp, содержащий три многоколлекторных транзистора, включенных по схегле зеркального отражателя тока, и четыре транзистора, включенных по схеме порогового детектора 2. Однако устройство имеет низкое быстродействие. Цель изобретения - повышение быст родействия. Для достижения поставленной цели в устройстве, содержащем три входных многоколлекторных транзистора,включенных по схеме зеркального отражате ля тока, и три выходных многоколлекторных транзистора, включенных по схеме порогового детектора, первые и вторые коллекторы входных многокол лекторных транзисторов соединены с базой первого выходного многоколлек торного транзистора, третьи коллекторы входных многоколлекторных транзисторов соединены с базой второго выходного многоколлекторного транзистора, четвертые коллекторы входных многоколлекторных транзисторов соединены с базой третьего выходного многоколлекторного TtiaH3HCTOpa, второй коллектор которого подключен к выходу суммы устройства и первому коллектору второго выходного многоколлекторного транзистора, первый коллектор третьего выходного многоколлекторного транзистора подключен к базе второго выходного многоколлекторного транзистора, второй коллектор которого подключен к базе первого выходного многоколлекторного транзистора, первый коллектор которого подключен к выходу переноса устройства, а второй коллектор. - к базе второго выходного многоколлекторного транзистора. На чертеже представлена принципиальная схема полного одноразрядного сумматора. Устройство содержит входные многоколлекторные транзисторы 1-3, включенные по схеме з.еркапьного отражателя тока, первый, второй, третий выходные многоколлекторные транзисторы 4-6, включенные по схеме порогового детектора. Входные сигналы поступают на кле№ш 7-9, соединенные с базами входных многоколлекторных транзис торов 1-3. Выходные сигналы cyMNOd и переноса поступают соответственно .на клеммы 10 и 11.

Устройство работает следующим образом. :

в исходном положении, когда значения сигналов на клеммах 7-9 равны нулю, входнью многоколлекторные транзисторы 1-3 закрыты, а первый и третий выходные многоколлекторные транзисторы 4 и б открыты. Так как первый коллектор открытого третьего выходного многоколлекторного транзистора б и первый коллектор открытого первого выходного многокОллекторного транзистора 4 соединены с базой второго выходного многбколлекторного транзистора 5, то этот транзистор закрыт. Напряжение на клеммах 10 и 11 сумки и переноса соотиетствует логическому нулю,

Если хотя бы на одном из входов появится значение сигнала, соответствующее логической единице, то закроется третий выходной многоколлекторный транзистор 6. На клемме 10 суммы будет логическая единица. Второй выходной многоколлекторный транзистор 5 поддерживается в закрытом состоянии с помощью первого выходного многоколлекторного транзистора 4. Если .на любых двух входах значение сигнала соответствует логической единице, то первый выходяой многоколлдаторный транзистор 4 закроется, а втО&Ой выходной многоколлекторный транзистор 5 откроется за время, приблизительно .равное задержке одного вентиля. Это достигается соответствующим выбором значений тОков инжекторов первого и второго выходных миогоколлекторных транзисторов 4 и 5. На 10 суммы будет нгшряжение, соответствующее логическому нулю, а на 11 переноса - логической единице. Если же на всех трех клеммах значение сигнала соответствует логической единице, то все выходные многоколлекторные транзисторы 4-6 закрыты и на обоих выходах будет напряжение . сйответствующее логической единице.

Введенные связи позволяют сократить задержку схемы до 2Т, где ТГвремя срабатывания одного вентиля. У известного устройства задержка равна 4f. Дополнительные функции, реализуемые известным устройством X + у + Z и W Ху-г могут быть реализованы и в предлагаемом устройстве с Помощью дополнительного коллектора транзистора б (функция JЦ) и введением еще одного транзистора, реализукяцего функцию W аналогично известному устройству без ухудшения быстродействияФормула изобретения

$ Полный одноразрядный сумматор инжекционного типа, содержащий три входных многоксЛтлекторных транзистора, вк/яоченных по схеме зеркального отражателя тока, и три выходных многоколлекторных транзистора, включенных по схеме порогового детектора, отличающийся тем, что,с целью повышения быстродействия,первые и втореое коллекторы входных многоколлекторн лх транзисторов соединены с базой первого выходного многоколлекториого транзистора, третьи кол-г лекторы входных многоколлекторных транзисторов соединены с базой второго выходного многоколлекторного транзистора, четвертые коллек±оры входных миогоколлек.торных транзисторов соединены с базой третьего выходного многоколлекторного транзистора, второй коллектор которого подключен к выходу суммы устройства и первому коллектору второго выходного многоколлекторного транзистора, первый коллектор третьего выходного многоколлекторного транзистора подключен к базе второго выходного многоколлекторного транзистора, второй коллектор которого подключен к базе первого выходного многоколлекторного транзистора, первый коллектор которого под4 ключей к выходу переноса устройства, а второй коллектор - к базе второго выходного многоколлекторного транзистора.

Источники информации,

принятые во внимание при экспертизе

1.Микромодные интегральные схемы. М., Советское радио, 1975,

с.125, рис. 5.20, 5.23.

2.заявка ФРГ 2627574,

кл. Н 03 К 19/08, 1976 (прототип).