Аналого-цифровой преобразователь Советский патент 1981 года по МПК H03K13/17 

(5) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к радиотехнике и предназначено для использования в спектрометрии ионизирующих изл чений, а также для измерения парамет ров других быстропротекающих процессов. Известен аналого-цифровой преобра зователь, содержащий ключ, выход кот рого через интегратор соединен со входами блоков сравнения, выходы которых соединены со входами блока управления, управляющие выходы которых соединены со входами ключей, выходы соединены со входами счетчика, а частотный вход соединен с выходом генератора опорной частоты. Недостатки устройства - низкие то ность преобразования и быстродействие и ограниченные функциональные во можности . Известен аналого-цифровой преобра зователь, содержащий входной формирователь, выход которого соединен через коммутатор и сумматор со вхоДОМ преобразователя аналог-адрес, аналоговый выход которого через блок, задержки и формирования остатка подключен к коммутатору, а адресные выходы соединены со входами процессора, выход которого подключен ко входу блока вывода информации, а входы данных через счетчик соединены с логическим выходом блока эталонов, аналоговый выход которого подключен ко второму входу сумматора, выходы блока управления соединены с управляющими входами всех блоков, а входы подключены к соответствующим выходам входного формирователя и процессора 2 . Недостатки известного устройства низкие точность преобразования и быстродействие, ограниченные функциональные возможности. Цель изобретения - повышение точности преобразования, быстродействия и расширение функциональных возможностей. Указанная цель достигается тем, что в аналого-цифровой преобразователь, содержащий блок эталонов, аналоговый выход которого соединен с аналоговым входом интегратора, адресные выходы преобразователя аналогадрес через процессор подключены к информационным входам блока вывода информации, логический выход соединен с первым входом блока управления второй вход которого подключен к логическому выходу входного формирователя, а десять управляющих выходов блока управления соединены соответственно с тремя управляющими входами входного формирователя, двумя управляющими входами процессора, управляющим входом интегратора преобразователя аналог-адрес, блока вывода информации, счетчика, блока эталонов, введены блок эталонной длительности, блок выделения кода эталона, причем вход блока эталонной длительности сое динен с одиннадцатым управляющим выхо дом блока управления, а выход через входной формирователь соединен с аналоговым выходом блока эталонов, выход интегратора подключен к аналоговым входам преобразователя аналог-адрес, входы данных блока выделения кода эталона соединены с выходами счетчика , выходы данных подключены ко входам данных процессора, входы управле ния соединены с двенадцатым и тринад цатым управляющими выходами блока управления, логический вход соединен с логическим выходом блока эталонов, а логический выход подключен к счетному входу счетчика, аналоговый выхо преобразователя аналог-адрес соедине со входом остатка входного формирователя, введен блок коррекции, входы которого подключены к выходам коррек ции процессора и блока управления, а п выходов соединены с п входами коррекции преобразователя аналог-адрес, введен блок опорного уровня, выход которого подключен к опорному входу входного формирователя. На чертеже приведена структурная электрическая схема устройства. Устройство содержит входной блок аналоговый коммутатор 2, интегратор 3 задающий генератор Л, генератор 5 эталонного тока, блок 6 синхронизации и ключ 7, указанные блоки образуют блок 8 эталонов, счетчик 9, преобразующие блоки 10-1 и 10-6 сов местно с блоком 11 выделения адреса О4 объединены в преобразователь 12 аналог-адрес, запоминающее устройство 13 и арифметическое устройство образуют процессор 151 блок 16 вывода информации, блок 17 управления, блок 18 задержки и формирования остатка совместно со входным блоком 1 и аналоговым коммутатором 2 образуют входной формирователь 19, блок 20 эталонной длительности, счетчик 21 и два цифровых коммутатора 22 и 23 объединены в блок 24 выделения кода эталона, который устраняет неоднозначность считывания информации в запоминающее устройство; для коррекции характеристик преобразователя 12 служит блок 25 коррекции. Блок 26 опорного уровня используется в режиме преобразования интервалов времени. Суммирование измеряемого и эталонного сигналов производится на входе интегратора 3. При этом измеряемый и эталонный сигналы проходят через интегратор 3, что позволяет практически устранить влияние нелинейности интегратора и его дрейфов на точность преобразования, особенно при малом числе циклов кодирования. Снижение требований к интегратору 3 позволяет поднять частоту задающего генератора k (при сохранении точ- ности преобразования) и тем самым увеличить быстродействие. Для того, чтобы точность преобразования не зависела от длительности измеряемых сигналов, вводится блок 20 эталонной длительности, который обеспечивает открывание аналогового коммутатора 2 на промежуток времени AUtj.Для увеличения быстродействия преобразующие блоки 10-1 - 10- соединяются параллельно. В этом случае ; время преобразования сигнала преобразователем 12 будет равно времени преобразования t- одного каскада. В качестве быстродействующих преобразующих каскадов можно использовать компараторы, у которых входы одного знака соединены с выходом интегратора, а потенциалы других входов задаются резистивным делителем напряжения. Для того, чтобы уровни квантования преобразователя 12 не изменялись на значительную величину в зависимости от температуры и времени, их корректируют с помощью Ьлока 25. 5 Введение блока 2k выделения кода эталона обусловлено трудностями в обеспечении записи без сбоев кода со счетчика 9 в запоминающее устройство 13 при высокой частоте задающего генератора. Поэтому предлагают в момент изменения кода адреса счетчика останавливать и считывать с него информацию после того, как код на его выходах полностью установится, а импульсы задающего генератора в это время считать дополнительным счетчиком 21. Цифровые коммутаторы 22 и 23 обеспечивают подключение выходов и входов счетчиков ко входам данных процессора 15 и логическому выходу блока 8 эталонов. Применение блока выделения кода эталонов позволяет повысить частоту задающего генератора , устранить сбои при записи кода со счетчика 9 в запоминающее устройство 13, применять простые асинхронные счетчики и менее быстродействующее запоминающее устройство. Предлагаемая структура АЦП позвол ет измерять интервалы времени, если на вход аналогового коммутатора 2 подавать эталонное напряжение с блока опорного уровня 26, а на вход измерения блока эталонной длительности 20 - измеряемый временной интервал. Устройство имеет несколько режимов работы - коррекции и измерения. В исходном состоянии счетчики 9 и 21 обнулены, блок 8 эталонов отключен, емкость интегратора 3 разряж на. В режиме коррекции синхронно с им пульсами задающего генератора k вклю чается блок 8 эталонов, и на вход ин тегратора 3 подается эталонный ток. На входы преобразователя 12 аналогадрес с выхода интегратора 3 подается изменяющееся напряжение, а на счетчик 9 импульсы с задающего генератора k через пропускатель 7 и ци ровой коммутатор 23. В моменты, когд код на выходе преобразователя аналог-адрес изменится на единицу, синхронно с задающим генератором k цифровой коммутатор 23 переключает импульсы с задающего генератора k на вход дополнительного счетчика 21. В запоминающее устройство 13 через цифровой коммутатор 22 записывается код со счетчика 9, и счетчик 9 обнул ется. При следующем изменении кода на выходе преобразователя 12 аналог - адрес к задающему генератору 0 подключается счетчик 9, а с дополнительного счетчика 21 информация записывается в запоминающее устройство 13 и т.д. Таким образом, в режиме коррекции в запоминающее устройство 13 будут записаны п точных значений шагов квантования N.- преобразователя 12 -аналог - адрес. В зависимости от конкретного исполнения процессора 15 возможно в режиме коррекции вычисление значений уровней квантования NI - S Njy,, где шаг квантовани я, и запись их в запоминающее устройство 13. Значения Nмогут быть получены и непосредственно, если применяется блок 2k выделения кода эталона, построенный по другой схеме. В режиме измерения напряжения вход ной сигнал иу подается через входной формирователь 19 на вход интегратора 3 в течение фиксированного интервала времени Д ,определяемого блоком 20. По истечении времени на выходе преобразователя 12 устанавливается адрес i-1, соответствующий напряжению на выходе интегратора 3 Uj.y. Блок 17 включает синхронно с задаюи |им генератором k блок 8,и проис ходит интегрирование эталонного тока и счет импульсов на счетчиках 9 и 21 также, как и в режиме коррекции. В момент изменения кода на выходе преобразователя 12 с i-1 на i блок 1 управления выключает блок 8. На счет-, чике 9 или 21 устанавливается код N. Цифровой эквивалент Ny для входного сигнала U определяется арифметическим устройством k по формуле N- - Нл , где N в зависимости от того, как проведен режим коррекции, либо извлекается из запоминающего устройства 13 в соответствии с {-тым адресом, либо вычисляется арифметическим устройством 1 по формуле Н- 2 М,где цифровой эквивалент п-го шага квантования, извелеченныи из запоминающего устройства 13 в соответствии с адресом т. Время преобразования складывается из времени (и времени досчета t , необходимого для получения кода Hj на счетчике 9. При этом время работы цифровой части после получения кода N: можно не учитывать, так как аналоговые блоки в это время уже могут обрабатывать следующий входной сигнал. Для увеличения точности преобразования при использовании преобразователя 12 анало -адрес, в котором выделяется остаток (например, преобразующие каскады выполнены как ограничители по амплитуде снизу), режим коррекции производится аналогично. После окончания первого цикла пре образования в режиме измерения остаток через блок 18 и аналоговый коммутатор 2 подается на интегратор 3 в течение времени д gfy, задаваемого блоком 20. Затем проводится второй цикл преобразования аналогично первому и так далее. Для вычисления циф рового эквивалента N у входной величины и у используются числа М.и полученные в k циклах. В некоторых случаях целесообразнее в процессоре 15 использовать постоянное запоминающее устройство и производить цифро-аналоговую коррекцию преобразователя анало адрес. Тогда в режиме коррекции при измене,нии кода на выходе преобразователя 1 с i-1 на i в арифметическом устройстве I происходит сравнение числа, записанного в постоянном запоминающем устройстве 13 по i-тому адресу с числом, находящимся в данный момент на счетчике 9. В зависимости от знака разности этих чисел блок 2 изменяет i-тый уровень квантования в преобразователе 12. Для преобразования интервалов вре мени в цифровой код на время действия измеряемого временного интервала подаваемого на вход блока 20, открыв ется входной формирователь 19, и ин тегрируется напряжение, задаваемое блоком 2б. В результате повышается точность, быстродействие и расширяются функцио нальные возможности устройства. Формула изобретения 1. Аналого-цифровой преобразователь, содержащий блок эталонов, аналоговый выход которого соединен с ана логовым входом интегратора, адресные выходы преобразователя аналог-адрес через процессор подключены к информа ционным входам блока вывода информации , логический выход соединен с пер вым входом блока управления, второй вход которого подключен к логичес08кому выходу входного формирователя, а десять управляющих выходов блока управления соединены соответственно с тремя управляющими входами входного формирователя, двумя управляющими входами процессора, управляющим входом интегратора, преобразователя аналог-адрес, блока вывода информации, счетчика, блока эталонов, о тличающийся тем, что, с целью повышения точности преобразования, быстродействия и расширения функциональных возможностей, введены блок эталонной длительности, блок выделения кода эталона, причем вход блока эталонной длительности соединен с одиннадцатым управляющим выходом блока управления,а выход через входной формирователь соединен с аналоговым выходом блока эталонов, выход интегратора подключен к аналоговым входам преобразователя аналог-адрес, входы данных блока выделения кода эталона соединены с выходами счетчика, выходы данных подключены ко входам данных процессора, входы управления соединены с двенадцатым и тринадцатым управляющими выходами блока управления, логический вход соединен с логическим выходом блока эталонов, а логический выход подключен к счетному входу счетчика. 2.Устройство по п.1, о т л и ч аю щ е е с я тем, что аналоговый выход преобразователя аналог-адрес соединен со входом остатка входного формирователя. 3.Устройство по пп.1 и 2, о т л ичающееся тем, что введен блок коррекции, входы которого подключены к выходам коррекции процессора и блока управления, an выходов соединены с п входами коррекции преобразователя аналог-адрес. А. Устройство по пп.1-3, о т л ичающееся тем, что введен блок опорного уровня, выход которого подключен к опорному входу входного формирователя. Источники информации, принятые во внимание при экспертизе 1. Шляндин В.М. Цифровые электроизмерительные приборы, М., Энергия, 1972, с. 161. 2. Авторское свидетельство СССР по заявке №- 2784560/18-21, Н 03 К 13/17 за 1979, по которой принято решение о выдаче авторского свидетельства (прототип).