Аналого-цифровой преобразователь Советский патент 1985 года по МПК H03M1/38 

оэ

о

О5

I

ИЗоёретение относится к радиотехнике и может быть использовано в спектрометрии ионизирующих излучений.

Известен аналого-цифровой преобразователь, содержащий входное устройство, дискриминатор, линейный коммутатор, сумматор, основной дискриминатор уровня, схему синхронизации, задающий генератор, блок эталонной длительности, генератор эталонного тока, интегратор, блок распределения импульсов, счетчик, первую и вторую ячейки памяти, блок управления, арифметический блок, блок вывода кода, разрядное устройство, причем выход входного формирователя соединен через коммутатор с первым входом сумматора, второй вход которого подключен через генератор нарастающего напряжения к первому выходу генератора кода; второй вход коммутатора соединен через вторую ячейку памяти с выходом первой ячейки памяти, входы арифметического устройства подключены к выхо/1ам счетчика импульсов, счетный вход которого соединен с вторым выходом генератора кода, а выход подключен к входу блока вывода кода, выходы устройств управления соединены с входами управления всех блоков, а первый вход подключен к выходу входного формирователя lj ,

Недостатками данного аналого-г цифрового преобразователя являются низкие быстродействие и точность

Цель изобретения - повышение быстродействия и точности.

Поставленная цель достигается тем, что в аналого-цифровой преобразователь дополнительно введены Е преобразующих каскадов, блок вьщеления адресного кода, блок регистров памяти, m основных входов которого соединены через арифметическое устройство с m выходами счетчика, а f адресных входов соединены с вь1ходами блока вьщеления адресных кодов, входы которого соединены с логическими выходами преобразующих каскадов,- причем вход предыдущего преобразующего каскада соединен с выходом последующего преобразующего каскада, а вход первого преобразующего каскада соединен с выходом сумматора, аналоговый

1706062

выход последнего.преобразующего каскада соединен с входом первой ячейки памяти, два дополнительных выхода устройства управления соединены с дбполнительным входом блока I регистров памяти и входом блока выделения адресного кода, дополнительный выход которого соединен с ВТОРБ1М входом устройства управления,

10 На чертеже изображен аналого-циф. ровой преобразователь.

Аналого-цифровой преобразователь содержит входное устройство 1, дискриминатор 2, коммутатор 3, сумматор 4, преобразующие каскады 5-1 5-Е, схему 6 синхронизации, задающий генератор 7, пропускатель 8, генератор 9 эталонного тока, интегратор 10, счетчик 11, первую и вторую ячейки 12 и 13 памяти, блок 14 управления, арифметическое устройство 15, блок 16 вывода кода, блок 17 выделения адресного кода, блок 18 регистров памяти, причем

25 блоки1 и 2 объединены в блок 19

входного формирователя, блоки 9 и 10 объединены в блок 20 линейно нарастающего напряжения; блоки 6 - 8 объединены в генератор 21 единичного

30 кода.

Аналого-цифровой преобразователь работает следующим образом.

В режиме коррекции на первый вход сумматора 4 подается с помощью,

35 коммутатора 3 нулевой потенциал,, а на второй его вход - линейно изменяющееся напряжение Uj с выхода блока 20. Одновременно с включением линейно изменяющегося напря 0 жения на вход счетчика 11 подается единичный код с выхода генератора 21, Параллельный код, получаемый на m выходах счетчика 11, по командам с блока 17 выделения адресного кода

45 записывается в блок 18 регистров памяти. Записываемый в блок регистров код с высокой степенью точности соответствует значению линейно нарастающего напряжения, поступающего на

50 вход первого преобразующего каскада. Параллельный код с выходов счетчика 11 записывается в блок регистров памяти в моменты, когда код на выходах преобразующих каскадов изме55 няется (начиная с нулевого) на единицу, например, 000....00; 000...01; 000...10 и т.д. Данный код, в связи с ограниченной точностью преобразую311щих каскадов является неточным. Поэтому в режиме измерения он используется в качестве адреса для получе ния из блока регистров памяти точного цифрового значения напряжения, поступающего на вход первого преобразующего каскада. jB результате указанного алгоритма проведения режима коррекции в блоке регистров памяти будут записа ны 2 значения m разрядных кодов Nj с высокой степенью точности соответ ствующие 2 граничным значениям линейно нарастающего напряжения U,, . Каждому значению соответствует единственный 2 разрядный адрес А на Е выходах преобразующих каскадов Таким образом, в режиме коррекции устанавливается четкое однозначное соответствие между напряжением на входе первого преобразующего каскада . , кодом адреса Ai на логических выходах преобразующих каскадов и значением параллельного кода N на выходе счетчика 11. Учитывая данное соответствие вел чин и„; М,А , где М и М2 нормирующие коэффициенты, можно записатьU. M2(V,-2 + ... + .2j (1 Так как в момент изменения на ед ницу кода на выходах преобразующих каскадов напряжение остатка Ug на аналоговом выходе последнего каскада равно нулю, то (,-2-a,...-a,U О Можно переписать, раскрывая в (2 скобки п; ,U,,)2U...+ / где UQ. - эталонное напряжение в i-OM преобразующем каскаде Поскольку величины из-за их нестабильности точно не определены, то получаемый код А; .-.а не может быть использован непосредс венно (для отождествления с измеряемой величиной U)(), а будет использоваться в качестве адреса для извлечения из блока регистров памяти кода с высокой точностью, соответствующего величине Un, M2(«,0i2... ) В режиме измерения измеряемый сигнал подается через входное устройство 1, коммутатор 3 и сумматор 4 на вход первого преобразующего каскада. На логических выходах преобразующих каскадов вырабатывается код адреса, а на аналоговом выходе последнего npeo6pa3yT(neho каскада вырабатывается сигнал величина которого равна значению напряжения остатка. Uc (Ux- a.Uo/)2 - a,U ).х X 2:..- (4) Раскрьшая скобку, можно переписатьи,- Ue/2.a.U,/2%; a,U,/2+ + ...,(5) Учитьшая (1) и (3) моя(но записать4)1 M,.N.+ Величина N- находится путем извлечейия ее из блока регистров памяти в соответствии с адресом Aj, полученным на выходах преобразующих каскадов. Напряжение остатка Uc; начиная со второго цикла кодирования, вновь подается на вход пер- вого преобразующего каскада с помощью ячеек 12 и 13 памяти н коммутатора 3. Второй и последующие циклы преобразования происходят анапогич-. ным образом. Через п циклов преобра- зования на выходах арифметического устройства вырабатьшается разрядный код, получаемый с учетом старшинства разрядов путем суммирования двоичных чисел N ,N ,... ,Nn.j получаемых на вьпсодах блока регистров памяти, в соответствии с адреС3р1с1 АI 9 9 ( Второй режим измерения отличается от первого тем, что после ус- . тановления напряжения остатка Ug . на выходе последнего преобразу|ощего каскада, на второй вход сумматора 4 подается линейно нарастающее напряжение Un с выхода генератора 20. Одновременно с-подачей напряжения U на вход счетчика 11 подаются импульсы единичного кода с выхода генератора 21. Подача импульсов и изм&нение линейно нарастающего напряжения прекращаются

после изменения кода А; на выхода ; преобразующих каскадов на единицу, т.е. с AJ на А; , синхронно с последующим кодовым импульсом, поступающим после изменения кода адреса А,,. В результате указанных действий на логических выходах преобразующих каскадов устанавливается код адреса Aj, , на выходах блока регистров памяти - код N- , на выходах счетчика - число S, на выходе интегратора - напряжение и„ MjS, а на аналоговом выходе ,последнего преобразующего каскада напряжение остатка U

U, |Ux- U.a- U,,/x2-

,

Раскрывая скобки и учитывая (1) и (3) можно записать

, M(N.,- s)H-u,/2,

Также как и в первом режиме измерения остаток Ug во втором дик ле кодирования вновь подается на вход сумматора 4 и процесс преобразования происходит аналогичным образом. Код измеряемого сигнала получается путем суммирования (с учетом разрядности) п величин (N - S), получаемых в п циклах ггреобразования.

Время преобразования уменьшается. При этом использование точного цифрового значения существенно повышает точность преобразования.

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ по авт. св. № 805487, отличающийся тем, что, с целью повьшения быстродействия и точности, дополнительно введены 6 преобразующих каскадов, блок выделения адресного кода, блок регистров памяти, тп основньк входов которого соединены через арифметическое устройство с )Tj выходами счетчика, а Е адресных входов соединены с выходами блока вьщеления адресных кодов, входы которого соединены с логическими выходами 6 преобразующих каскадов, причем вход предьщущего преобразующего каскада соединен с выходом последующего преобразующего каскада, а вход первого преобразующего каскада соединен с выходом сумматора, аналоговый выход последнего преобразующего каскада соединен с входом первой ячейки памяти, два дополнительных выхода устройства управления соеS динены с дополнительным входом (Л блока регистров памяти и входом блока вьщеления адресного кода, дополнительный выход которого соединен с вторым входом устройства, управления.