Устройство для формирования квазитроичной последовательности Советский патент 1982 года по МПК H04L25/34 H03K13/24 

Изобретение относится к технике передачи дискретной информации и мо жет использоваться в аппаратуре передачи данных, работающей по провод ным каналам связи с применением постоянноточных посылок. Известно устройство для формирования квазитроичной последовательности, содержащее сумматор, ко вход которого подключены первые выходы триггеров, вторые выходы которых со динены с первыми входами элементов причем первые входы триггеров являются сбросовым входом, а вторые вхо ды триггеров - тактовым входом устройства 1 . Однако известное устройство имее низкую точность формирования. Цель изобретения - повышение точ ности формирования. Указанная цель достигается тем, что в устройство дпя формирования квазитроичной последовательности, с цержащее сумматор, ко входам которого подключены первые выходы триггеров, вторые выходы которых соединены с первыми входами элементов И, причем первые входы триггеров являются сбросовым входом, а вторые входы триггеров тактовым входом устройства, введен инвертор, выход которого подключен ко второму входу одного элемента И при этом вход инвертора соединен со вторым входом другого элемента И, а выходы элементов И подключены к третьим входам соответствующих триггеров . На чертеже представлена структурная электрическая схема предлагаемого устройства. Устройство для формирования квазитроичной последовательности содержит два триггера 1 и 2, сумматор 3, два элемента И и 5, инвертор 6, причем первые входы триггеров являются сбросовым входом 7, вторые входы тактовым входом В устройства

390

Устройство работает следующим образом.

Перед началом приема кодобой комбинации триггеры 1 и 2 устанавливаются в нулевое состояние сигналом по сбросовому входу 7. Исходная двоичная последовательность со входа устройства поступает непосредственно на вход элемента И 5 и через инвертор 6 - на вход элемента И 4. При наличии единичного бита на входе устройства триггеры 1 и 2 по каждому тактовому импульсу, поступающему на второй вход триггеров, изменяют свое состояние на противоположное. При наличии нулевого бита на входе устройства триггеры 1 и 2 возвращаются в нулевое состояние (если триггеры уже находились в нулевом состоянии, то изменений состояния не происходит). Сигналы с прямых выходов триггеров 1 и 2 поступают на инвертирующий и неинвертирующий входы сумматора 3, выход которого является выходом устройства.

Таким образом, устройство обеспечивает формирование 3 х-уровневой последовательности, изменение уровней в которой происходит по каждому биту

исходной двоичной последовательности и обладает более высокой помехозащищенностью в той же полосе частот.

Формула изобретения

Устройство для формирования квазитроичной последовательности, содержащее сумматор, ко входам которого подключены первые выходы триггеров, вторые выходы которых соединены с первыми входами элементов И, причем первые входы триггеров являются сбросовым входом, а вторые входы тригге- . ров - тактовым входом устройства, отличающееся тем, что, с целью повышения точности формирования,, введен инвертор, выход которого подключен ко второму входу одного элемента И, при этом вход инвертора соединен со вторым входом другого элемента И, а выходы элементов И подключены к третьим входам соответствующих триггеров.

Источники информации, принятые во внимание при экспертизе

1. Патент США N , кл. 178/68, 1978 (прототип).