Интегральный динамический элемент Советский патент 1982 года по МПК H03K19/08 H03K19/20 H03K3/286 H03K19/88 

Изобретение относится к вычисл тельной технике и предназнамено для построения интегральных схем обргЛотки и хранения информации. fk основному авт. св. If 559381 известен динамический элемент, состоящий из триггера с непосредственными коллекторно-базовыми связями на двух транзисторах, причем один из них многоэмиттррный (МЭТ). Один из эмиттеров ИЗТ и эмиттер другого транзистора подклочен к тне тактовых импульсов, базы fpaнзиcтopoв через токозадаюцие резисторы соединены с «иной питания, коллекторы транзисторов являются выходами, а незэдействованные в схеме эмиттеры МЭТ - входами устройства. С базой многоэмиттерного транзистора соединен анод диода фиксации, катод которого подключен к.источнику опорного напряжения. Данный элемент реали зует логические функции И и И-НЕ (в положительной логике) соответственно на прямом и инверсном выходах Г13. Недостатком известного устройства являются узкие функциональные возможности . Цель изобретения - расширение функциональных возможностей интегрального динамического элемента, а именно обеспечение реализации логических функций п-та M-2HJW, fi-m И-2ИЛИ-НЕ с задержкой в полпериода тактовых импульсов, где п и m число входов групп И. Поставленная цель достигается тем, что в устройство введены третий транзистор и четвертый многоэмиттерный транзистор, база которого подключена к коллектору третьего транзистора и аноду диода фиксации, а один из эмиттеров подключен к шине тактовых им- пульсов и эмиттеру третьего транзистора, база которого подключена к коллектору четвертого многоэмиттерного транзистора и через резистор к шине питания, причем остальные эмиттеры четвертого многоэмиттерного транзистора подключены к дополнительным входам устройства. На мертеже представлена принципиальная электрическая схема устройства. Устройство содержит первый многоэмиттерный транзистор 1, второй и тре тий транзисторы 2 и 3, четвертый многоэмиттерный транзистор 4, диод 5 фиксации, резисторы 6, 7 и 8, входы 9устройства, дополнительные входы 10устройства, соответственно прямой t1 и инверсный 12 выходы устройства, шина 13 питания, шина 1 опорного на пряжения, шина 15 та ктовых импульсов Устройство работает следующим образом. Если в исходном состоянии на шине 15 тактовых импульсов низкий уровень напряжения, логические входы 9 и 10 отключены и динамический элемент хранит информацию. Если открыт также многоэмиттерный транзистор t, то его коллектор шунтирует базу транзистора 2 на шину синхронизации. Транзисторы 2 и 3 закрыты, а многоэмиттерный транзистор, открыт, так как ом включен параллельно многоэмиттерно«у транзистору 1. На выходах Т1 и 12 устанавливаются логические уровни соответственно логические О и V. При поступлении импульса напряжения на шину 15 тактовых импульсов включаются в работу эмиттеры многоэмиттерных транзисторов 1 и , связанные с логическими входами. Пусть на всех входах п и га - логическая , тогда асе транзисторы 2 и 3, и многоэмиттерные транзисторы 1 и k закрыты по эмиттерам. Однако уровни напряжения на коллекторах транзисторов различны. Диод 5 фиксации ограничивает напряжение на коллекторах транзисторов 2 и 3. Образуются пути токов: шина 13, резистор 6, база транзистора 2 диод 5, «вина U, а также шинэ 13, резистор 8 база, коллектор транзистора 3, Диод 5 шина И, Данные токи создают в базах транзисторов 2 и 3 неравновесный избыточный заряд и при окончании действия импульса на шине 15 данные транзисторы открываются, что приводит к удержанию многоэмиттерных транзисторов 1 « в закрытом состоянии, rfa выходах устройства устанавливаются логическая 1 на выходе 11 и логина выходе 12. 906

окончания действия импульса напряжения на шине тактирования, т. е. npt двухфазной системе синхронизации задержка выполнения логической функции составляет полпериода тактовых импульсов, реализуемая функция при этом на выходе 11 n-m И.-2ИЛИ, а на выходе 12 n-m И-2ИЛИ-НЕ. 4 Если при наличии высокого уровня напряжения (импульса) на шине 15 хотя бы на одном из m входов 10 присутствует логический О, а на всех п входах 9 - логическая 1, то открыт многоэмиттерный транзистор f, а многоэмиттерный транзистор 1 и транзисторы 2 и 3 закрыты. Образуется путь тока: шина 13 резистор 6, база, коллектор транзистора 2 база, эмиттер многоэмиттерного транзистора t, логический вход, на котором присутствует логический О. Этот ток создает неравновесный избыточный заряд в базе транзистора 2. При окончании действия импульса на шине 15 транзистор 2 открывается и своим коллектором шунтирует входные цепи многоэмиттерных транзисторов 1 и 4, которые закрываются, а транзистор 3 открывается, на прямом выходе 11 устанавливается логическая 1 , на инверсном выходе 12 - логический О. Поскольку схема симметрична относительно входных сигналов то и вариант, когда на всех m входах 10ж гическая 1, а хотя бы на одном из п входов 9 - логический приводит к результату предыдущего варианта, т. е. в режиме хранения на выходе 11 логической 1, на выходе 12 - логического О. Если же хотя бы на одном из п входов 9 присутствует логический О, и ХОТЯбы на один из m входов 10 подан шгический О, то при подаче импульса напряжения на шину 15 открывается многоэмиттерный транзистор 1, при этом транзистор 2 закрывается оодачей запирающего напряжения на переход база - эмиттер. Иногоэмиттерный транзистор 4 также открывается, а транзистор 3 закрываете. При переходе к режиму хранения состояние элемента фиксируется. На выходе 11 устанавливается логический О, а на выходе 12 - логическая 1. Следовательно, как видно из принципа действия устройства, установка нового состояния производится после Введение новых элементов: двух транзисторов и одного резистора позволяет расширить функциональные возможности интегрального динамического элемента, что в свою очередь сокраща ет объем оборудования (число компонентов) при реализации сложной функции n-m И-2ИЛИ (n-m И-2ИЛИ-НЕ), умень шает мощность потребления; а также повышает технологичность за счет сокращения числа внутренних связей, Формула изобретения Интегральный динамический элемент по авт. св. № 559381, отличающийся тем, что, с целью рас9ширения функциональных возможностей, введены третий транзистор и четвертый многоэмиттерный транзистор, база которого подключена к коллектору тре тьего транзистора и аноду диода фиксации, а один из эмиттеров подключен к шине тактовых импульсов и эмиттеру третьего транзистора, база которого подключена к коллектору четвертого многоэмиттерного транзистора и через резистор к шине питания, причем остальные эмиттеры четвертого многоэ .миттерного транзистора подключены к дополнительным входам устройства. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР If 559381, кл. Н 03 К 19/08, 1977.