Устройство для определения моментов М-го порядка случайного процесса Советский патент 1982 года по МПК G06F17/18 

Изобретение относится к специали зированным средствам вычислительной техники и предназначено для вычисления в цифровой форме моментов М-го порядка случайного процесса аппаратурой с ограниченной разрядностью узлов и блоков. Устройство может найти широкое применение при решений цифровых измерений моментных функций случайных процессов, описывакэдих поведение различных параметров обвёктов (судостроение, энергетика, металлургия и т.д.), а также для вторичной обработки измеренных ансамблей вероят ностных характеристик. Известен измеритель моментов 1-го, 2-го порядка, состоящий из последовательно соединенных входного устройства, функционального преобразователя, усреднителя и блока памяти t. Недостатками таких устройств являются высокие требования к разрядности основных узлов (функциональный преобразователь, усреднитель, блок памяти ) и, как следствие, сложность их построения. Наиболее близким по техническому решению к предложенному является устройство для определения моментов М-го порядка случайного процесса, содержащее последовательно соединенные ( М-1) функциональных преобразователей,вход первого из которых соединен с источником, выходы преобразователей и источника процесса соединены )одамип ервого и второго блоков деления, выход первого блока деления соединен с входом второго сумматора, выход которого соединен с вторыми входами функциональных преобразователей и второго блока деления, выход которого соединен с входом сумматора, выход сумматора подключен к блоку памяти, выход которого соединен с входами блоков деления, выход генератора случайных чисел соединен с входом первого блока деления t2. Однако известное устройство отличается большой сложностью, из-за наличия () функциональных преобразователей и второго сумматора. Цель изобретения - упрощение устройства при сохранении точности. Поставленная цель достигается тем, что устройство для определения моментов М-го порядка случайного про цесса , содержащее первый блок деления, выход которого соединен с первым входом первого блока элементов ИЛИ, выход которого подключен к первому входу сумматора, выход которого соединен с информационным входой первого блока элементов И, выход которого подключен к входу первёго блока памяти, выход которого подключен к информационному входу второ го блока элементов И, выход которого соединен со вторым входом первого блока элементов ИЛИ, третий блок элементов Я, информационный вход которого является входом устройства, генератор случайных чисел, выход которого подкгйочен к входу второго блока деления, при этом выходы блока управления с первого по девятый подключены к управляющим входам соответственно блока памяти, генератора случайных , первого второго и третьего блоков элементов И, первого и второго блоков деления i третьему входу первого блока элементов ИЛИ и второму входу сумматора, Дополнительно содержит второй блок памяти, четвертый и пятый блоки элементов И и второй блок эле- ментов ИЛИ, первый, второй и третий входы которого соединены соответственно с выходами третьего, четвертого и пятого блоков элементов И, а выход Btoporo блока элементов ИЛИ подключен к входу второго блока памяти j выход кот;орого соединен с входом первого блока доения, выход которого подключён к информационному входу пятого блока элементов И, выход второго блока деления соединен с четвертым входом первого блока элементов ИЛИ, вход четвертого блока элементов И подключен к выходу сумматора, при этом.выходы блока управления с десятого по тринадцатый соединены с управляющими входами соответственно четвертого и пятого блоков элементов И второго блока памяти и четвертому входу второго блока элементов ИЛИ. На чертеже приведена блок-схема устройства. .. Устройство состоит из генератора ( случайных чисел, третьего блока 2 элементов И, первого блока 3 деления, первого блока 4 элементов ИЛИ, сумматора 5, второго блока 6 элементов И, первого блока 7 элементов И, первого блока 8 памяти, второго блока 9 деления, блока 10 управления, второго блока 11 элементов ИЛИ, вто- . рого блока J2 памяти, четвертого блока 13 элементов И, пятого блока 14 элементов И; Рассмотрим принцип работы устройства в л) -ом цикле определения текущих оценок моментов И/, л; По командам блока 10 управления ордината У,) случайного процесса ХШ через блок 2 второй блок элементов ИЛИ 11 поступает во второй блок 12 памяти. Предыдущая оценка С1//,М- с блока 8 памяти через блоки 7 и А поступает в сумматор 5. Случайное чисip w,/ii с генератора 1 случайных чисел через второй блок 9 деления, блок элементов ИЛИ k поступает в сумматор 5, определяющий сумму 6i,,r%,v../. : которая через четвертый блок 13 элементов И, второй блок 11 элементов ИЛИ поступает во второй блок 12 памяти. Ордината Х с выхода второго блока 12 памяти через блок 3 деления, блок VЭлементов ИЛИ поступает в сумматор 5. Случайное число /и, с генератора 1 случайных чисел через второй блок 9; деления, блок 4 Поступает в сумматор 5, который.определяет сумму .j . Сумма X ff V через блоки 13 и 11 поCTynaiBTr во второй блок 12 памяти. . Сумма Х , Со второго блока 12 памяти поступает в блок 3 деления, который. определяет грубое число 2ju., 1(, равное трем старшим разрядам суммы х ,, . Грубое число ) с блока 3 деления через блоки 1 и 11 элемент поступает во второй блок 12 памяти. Предыдущее произведение Пуи-1 Л число ,) со второго блока 12. памяти через блок 3 деления, блок 4 элементов ИЛИ посту пает в сумматор 5 определяющий за три такта текущее произведение .-1 , которое через четвертый блок 13 элементов И 13, второй блок элементов ИЛИ 11 поступает во второй блок 12 памяти. Со втоporo блока 12 памяти через блок 3.деления (со сдвигом на du разрядов) поступают через блок в сумматор Б вспомогательные числа 1 ., 1 9д„А| С выхода блока 8 памяти через блоки 7и 4 в сумматор 5 поступает преды- дущая оценка О.ум,,д)- и в сумматоре 5 определяется текущая оценка л -го мог мента 9A..,) которая через блок 6 поступает в блок 8памяти на место предыдущей оценки : . бм,л). Аналогично происходит определение следующего момента ,j . При опре делении математического ожидания Q отличие заключается только в отсутствии процедуры определения грубого сомножителя M.V и произведения П,у,. (10 определяется по aлгopиtмy .«M- S 0/9-H.M)-tW , . . Таким образом, в каждом, например цикле, в предлагаемом устройст ве определяются последовательно И текущих OMeHOK|Qi, по однородным алгоритмам. При этом ордината х име ет разрядность ;грубые сомножители ,л) разрядность случайные числа V/x,ц)- разрядность (t -3); -про извеДедения П д,v разрядность (),),...,tt Mw-tsv случайные числа flVyUfV разряднбсть ib-() ; текущие оценки MV- разрядность ),..Mt 3llA-0. Из описания видно, что определение произведений yUiVjfpy bix сомножителей 7./t,v вспомогательных сумм . Q/X, и V в предложенном устройстве выполняется с помощью изг вестных блоков и дополнительно введенных простых блоков элементов И, ИЛИ и блока памяти. Аналогичные величины в известном устройстве опре деляются с помощью сложных См-и -их функциональных преобразователей, второго сумматора и известных блоков Благодаря замене сложных (М-О -их функциональных преобразователей и второго сумматора известного устройства на вышеуказанные блоки обеспече но существенное упрощение устройства Формула изобретения Устройство для определенияМоментов М-го порядка случайного процесса содержащее первый блок деления, выход которого соединен с первым входом первого блока элементовИЛИ, выход которого подключен к первому входу суммаг тора, выход которого соединен с инФоомаиионным вхопом пеового блока элементов И, выхоо которого подключен к Bxoflv пеового блока памяти, выход которого подключен к информационному Входу второго блока элементов И. выход которого соединен со вторым входом первого блока элементов ИЛИ, третий блок элементов И, информационный вход которого является входом устройства, генератор случайных чисел, . выход которого подключен к входу второго блока деления, при этом выходы блока управления с первого по девятый подключены к управляющим входам соответственно блока памяти, генератора случайных чисел, первого, второго и третьего блоков .элементов И, первого и второго блоков деления, третьему входу первого элементов ИЛИ и второму входу сумматора, о т ли ч а ю щ е е с я тем, что, с целью упрощения устройства при сохранении точности, оно дополнительно содержит второй блок памяти, четвертый и Пятый блоки элементов И и второй блок элементов ИЛИ, первый, второй и третий входы которого соединены соответственно с выходами третьего, четвертого и пятого блоков элементов И, а выход второго блока элементов ИЛИ подключен к входу второго блока памяти, выход которого соединен с входом первого блока деления, выход которого подключен к информационному входу пятого блока элементов И, выход второго блока деления соединен с четвертым входом первого блока элементов ИЛИ, вход четвертого блока . элементов И подключен к выходу сумматора, при этом выходы блока управления с десятого по тринадцатый соединены ;с управляющими входами соответственно четвертого и пятого блоков элементов И, второго блока памяти и четвертому входу второго блока элементов ИЛИ. Источники информации, принятые ёо внимание при экспертизе 1.Авторское свидетельство СССР V 227709, кл G 06 F 15/36, 1968 г. 2.Авторское свидетельство СССР fP 590755, кл.б 06 F 15/36, 1975 (Прототип).