Цифро-аналоговый преобразователь с автоматической коррекцией нелинейности Советский патент 1982 года по МПК H03K13/02 

(5) ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ С АВТОМАТИЧЕСКОЙ КОРРЕКЦИЕЙ НЕЛИНЕЙНОСТИ

Изобретение относится к информаIционно-измерительным и управляющим системам. По основному авт. св. V 8095 9 из вестен преобразователь, содержащий цепной делитель тока, переключатели тока, блок управления, управляемы генераторы тока, генератор эталон-.. ного тока, аналоговые запоминающие элементы, регистр сдвига, первую группу элементов ИЛИ, дополнительный анаологовый запоминающий элемент, оп рационный усилитель с дифференциальным входом, вторую группу элементов ИЛИ, элементы ЗАПРЕТ и элементы И, при этом выходы управляемых генерато ров тока и генератора эталонного тока соединены с информационными вхо дами переключателей тока, первые выходы которых соединены с входами цеп него делителя тока, а вторые - с общей шиной, входы управляемых генераторов тока соединены с выходами аналоговых запоминающих устройств, выходы каждого предыдущего из второй группы элементов ИЛИ соединены с первым входом последующего, а у первого из них входы объединены, выходы всех элементов ИЛИ первой группы и одного элемента И соединены с управляющими входами переключателей тока, первые входы элементов ИЛИ первой группы соединены с выходами преобразуемого кода блока управления, вторые входы - с выходами элементов И, а третьи - с выходами элементов ЗАПРЕТ и управлякицими входами aHojIoговых запоминающих элементов, информационные входы аналоговых запоминающих элементов соединены с выходом операционного усилителя с дифференциальным входом, неинвертирующий вход которого соединен с выходом цепного делителя тока, а инвертирующий -с выходом дополнительного запоминающего элемента, выход синхрон-импуль-. сов блока управления соединен с пер- выми входами элементов И и ЗАПРЕТ, 3 управляющим входом дополнительного аналогового запоминающего элемента и входом синхронизации регистра сдв га, информационнуй вход регистра со динен с выходом г;лока управления, а выходы - с вторыми входами элементо ЗАПРЁТ и вторыми входами элементов ИЛИ второй группы, выходы которых соединены с вторыми входами элементов И 1. Недостатком известного устройства являются ограниченные Лункционал ные возможности, в связи с невозмож ностью автоматической перестройки на преобразование двоично-десятичных кодов, как например 8- 4-2-1, -2-2-1 . Цель изобретения - расширение фун циональных возможностей. Поставленная цель достигается тем что в цифроаналоговый преобразова- тель с автоматической коррекцией не линейности по авт. св. № вве дены три дополнительных переключате ля, и по два элемента ИЛИ-НЕ, четыре дополнительных элемента И и элемент НЕ в каждую тетраду, причем выход первого переключателя соединен с первым входом первого дополнительного эпемента И, второй вход которо го подключен к вхрду элемента НЕ и к первому входу элемента ИЛИ, соответствующему четвертому разряду тетрады, выход первого дополнительного элемента И соединен с первыми входами дополнительных элементов ИЛИ-НЕ выход второго переключателя подключен к первому входу второго дополнительного элемента И, выход которого соединен с вторыми входами дополнительных элементов ИЛИ-НЕ, выход третьего переключателя подключен к первым входам третьего и четвертбго дополнительных элементов И, выходы которых соединены соответственно с третьим и четвертым входами второго дополнительного элемента ИЛИ-НЕ, выход элемента НЕ подключен к вторым входам второго, третьего и четвертого дополнительных элементов И, третьи входы второго и третьего дополнительных элементов И соединены с выходом элемента ИЛИ, соответствующего четвертому разряду тетрады, третий вход четвертого дополнительного элемента И подключен к выходу элемента ИЛИ, соответствующего третьему разряду тетрады, вы1ходы первого и второго дополнительных элементов ИЛИ-НЕ соединены соответственно с третьими входами элементов И, соответствующих третьему и второму разрядам тетрады, первые входы переключателей подключены к шине логической единицы, а вторые, входы переключателей - к шине логического нуля. Принцип работы предлагаемого преобразователя заключается в том, что в зависимости от вида преобразуемого позиционного двоично-десятичного кода происходит выравнивание весовых коэффициентов каждого i-ro разряда, 1начиная с младшего, и сумм весовых коэффициентов, определенных из числа i-t младших по отношению к корректируемому в данным момент разрядов и эталонного. На чертеже приведена схема предлагаемого устройства. Подробно раскрыта схема одной тетрады, схемы остальных тетрад эквивалентны. Преобразователь солеожит цепной делитель Ьтока, переключатели 2 тока, блок 3 управления, управляемые генераторы А тока, генератор 5 эталонного тока, аналоговые запоминающие элементы 6, регистр 7 сдвига, первую группу 8 элементов ИЛИ, дополнительный аналоговый запоминающий элемент 9, операционный усилитель 10 с дифференциальным входом, вторую группу 11 элементов ИЛИ,элементы ЗАПРЕТ 12 и элементы 13 по числу разрядов: по четыре дополнительных элемента И 1, по два элемента ИЛИ-НЕ 15 и по элементу НЕ 16 на каждую группу из четырех смежных разрядов (тетраду) преобразуемого кода, переключатели 1 выбора вида преобразуемого кода. Выходы управляемых генераторов 4 тока и генератора 5 эталонного тока соединены с информационнь1ми входами переключателей 2 тока, первые выходы которых соединены с входами цепного делителя 1 тока , а вторые - с общей шиной. Входы управляемых генераторов тока соединены с выходами аналоговых запоминающих устройств 6. Выходы каждого предыдущего из второй группы 11 элементов ИЛИ соединены с пепвым входом последующего,а у первого из них входы объединены. Выходы всех элементов или первой группы 8 и одного элемента И 13 соединенн с управляющи ми входами переключателей 2 тока. Первые входы элементов ИЛИ первой группы 8соединены с выходами преобразуемого кода блока 3 управления, вторые входы - с выходами элементов И 13, а третьи - с выходами элементов ЗАПРЕТ 12 и управляющими входами аналоговых запоминающих элементов 6. Информационные входы аналоговых запоминающих элементов 6 соединены с выходом операционного усилите ля 10 с дифференциальным входом, неинвертирую«1ий вход которого соединен с выходом цепного делителя 1 тока,а инвертирующий - с выходом дополнительного запоминающего элемен та 9. Выход синхрон-имульсов блока 3 управления соединен с первыми входами элементов И 13 и ЗАПРЕТ 12, уп-равляющим входом дополнительного ана логового запоминающего элемента Э, и входом синхронизации регистра 7 сдвига. Информационный вход регистра 7 сдвига соединен с выходом блока 3 управления, а выходы - с вторыми входами элементов ЗАПРЕТ 12 и вторыми входами элементов ИЛИ второй группы 11, выходы которых соединены с вторыми входами элементов И 1 В каждой тетраде выход первого элемента ИЛИ-НЕ15 соединен с третьим входом элемента И 13, соответствущего третьим разрядам тетрады. Выход . второго элемента ИЛИ-НЕ 15 соединен с третьим входом элемента И 13, соответствующего вторым разрядам тет рады. Первые входы элементов ИЛИ-НЕ 15 соединены с выходом первого flo полнительного элемента И 1, первый вход которого соединен с выходом пер вого переключателя 17. Вторые входы элементов ИЛИ-НЕ 15 соединены с выходом второго дополнительного элемен та И I, первый вход которого соединен с выходом второго переключателя 17. Третий вход второго элемента ИЛИiHE 15 Соединен с выходом третьего дополнительного элемента И It,первый вход которого соединен с выходом третьего переключателя 17.Четвертый вход второго элемента ИЛИ-НЕ 15 соединен с выходом четвертого дополнительного элемента И 14, первый вход которого соединен с выходом третьего переключателя 17. Второй вход первого до916 полнительного элемента И 1А и вход элемента НЕ 16 соединены с выходом элемента ИЛИ 11 второй группы, соответствующего первому разряду старшей по отношению к описываемой тетрады, а вторые входы остальных трех дополнительных элементов И Ik соединены с выходом элемента НЕ 16. Третьи входы второго и третьего элементов И 1 соединены с выходом элемента ИЛИ 11, соответствующего четвертому разряду тетрады. Третий вход четвертого элементаИ соеди-, ней с выходом элемента ИЛИ 11, соответствующего третьему разряду тетрады. Первые входы переключателей . 17 подключены к шине логической единицы, а вторые входы переключателей 17 - к шине логического нуля. i Устройство работает следующим образом. Положение переключателей 17, при котором на всех их выходах.сигнал логического нуля соответствует ре киму преобразования двоичных позиционНЫХ кодов.Положение,при котором на выходе первого переключателя 17 сигнал логической единицы, а на остальных выходах переключателей логический нуль, соответствует режиму преобразования двоично-десятичных кодов вида . Положение, при котором на выходе второго переключателя 17 - сигнал логической единицы, а на остальных выходах переключателей - логический нуль, соответствует режиму преобразования двоично-десятичных кодов вида 2-i|-2-1. Пoлoжe :иe. ,, при котором на выходе третьего переключателя 17 сигнал логической единицы, а на остальных выходах переключателей - логический нуль, соответствует режиму преобразования двоично-десятичннх кодов вида «-2-2-1. При преобразовании позиционжлх двоичных кодов в режимах Коррекция и Преобразование сигналы на выходах всех дополнительных элементов И Н соответствуют логическому нулю, а сигналы на выходах элементов ИЛИ-НЕ 15 - логической единице. В режиме Коррекция блок управения прекращает выдачу преобраазуемых кодов, и на соответствуюих выходах устанавливаются напряения, соответствующие логическоу нулю. Одновременно на выходе устройства управления, соединенном с . 7 информационным входом регистра сдви га, появляется импульс, устанавливающий младший разряд регистра сдв га в единичное состояние. Цикл коррекции занимает N тактов (N-разрядность ЦАП). В каждом такте единица, записанная в регистр сдвига сдвигается на один разряд в сторону старших разрядов, 8 первом такте коррекции, пока существует синхрон-импульс, сигналы, соответствующие логической единице, присутствуют на выходах последнего элемента ИЛИ второй группы 11 и первого элемента И 13. При этом ток генератора 5 эталонного то ка подается на вход делителя 1 тока и разрешается запись напряжения в дополиительный аналоговый запоминающий элемент 9. На входе элемента 9 устанааливается напряжение- ) . где 10 - ток генератора 5 эталонного тока; K(j - коэффициент передачи тока генератора 5 эталонного тока на выход делителя 1 , имечзщий размерность со ротивления ; К- К+-- кг эЛфициент усиления опе ционного усилителя 10 по инвертирующему и неинвер тирующему входам соответ ственно; е - ЭДС смещения операиионно го усилителя 10. После окончания синхрон-имульса генератор постоянного тока отклюмается от входа цепного делителя 1 то ка. Сигналы J соответствуюи|ие логической единице, возникают на входах элемента ЗАПРЕТ 12 и элемента ИЛИ первой группы 8 соответствующих младшему разряду ЦАП, и нз управляющем входе аналогового запоминающег элемента 6, соединенного с управляе мым генератором тока этого разряда. На аналоговом запоминающем элеме те 6 младшего разряда устанавлива ется напряжение, свопящеё к нулю разбаланс напряжений на входах опе рационного усилителя 10. При этом ,ij 18 где коэффициент передачи тока младшего разряда на выход цепного делителя 1. Таким образом, напряжение, создаваемое на выходе ЦАП генератором 4 тока младшего разряда, становится равным напряжению, создаваемому генератором 5 эталонного тока. С приходом очередного синхрон-импульса с блока управления единичный сигнал возникает на выходе второго разряда регистра 7 сдвига. Единичный сигнал возникает на выходах двух последних элементов ИЛИ второй группы 11, двух первых схем И 13, таким образом, переключатели тока младшего разряда и эталонного тока обеспечивают передачу этих токов на вход цепного делителя 1. Разрешается запись в дополнительный аналоговый запоминающий элемент 9, и на нем устанавливается напряжение . После окончания синхрон-импульса устанавливается уровень, соответствующий логической единице на втором элементе ЗАПРЕТ 12 и втором элементе ИЛИ первой группы 8, соответствующих второму разряду. Ток второго управляемого генератора 4 тока подается на вход цепного делителя тока , а генератор 5 эталонного тока и управляемый генератор 4 тока младшего разряда отключаются переключателями 2 тока от цепного делителя 1 тока. Разрешается запись в аналоговый запоминающий элемент 6 второго разряда и устанавливается сигнал управления генератором k тока такой, что где коэффициент передачи тока второго разряда на выход цепного делителя 1. Аналогичным образом в каждом очередном J-M такте коррекции во время существования синхрон-импульса в дополнительном аналоговом запоминающем элементе 9 запоминается напряжение, равное (с точностью до ЭДС смещения операционного усилителя 10 и идентичности его коэффициентов передачи по разным входам) сумме весовых коэффициентов всех младших i-1 разрядов и эталонного, а после окончания синхрон-импульса па аналоговом запоминающем элементе 6 i-ro разряда устанавливается такое напря жение , что весовой коэффициент этог разряда равен iп« з ц Э.К.--РХК.. При этом ошибки, вызванные ЭДС смещения и неидентичностью коэффици ентов передами по разным входам опе рационного усилителя 10, в каждом такте компенсируются. После N тактов коррекции токи во всех разрядах устанавливаются такими, что весовые коэффициенты всех разрядов пропорциональны целой степ ни двух независимо от параметров о дельных элементов, Устройство 3 управления автоматически переходит в режим Преобразование. При этом на входы преобразуемых кодов устройства 3 управления поступают коды, подлежащие декодированию. Через элементы ИЛИ первой группы 8 эти коды поступают на управляющие входы переключателей 2 тока. Нап--ряиение на выходе цепного делителя 1 при этом пропорционально числу, представленному входным позиционным двоичным кодом U. ..«. С-А,-1 ему О о г- -i гдео1 0,Ц - значение 1-го разряда преобразуемого кода. Значит, обеспечивается линейность преобразования независимо от конкретных характеристик (в частнос ти, их точности изготовления)генера торов тока, токовых ключей 2 и дискретного делителя тока. При преобразовании двоично-десят ных кодов вида а режиме Ко рекция весовые коэффициенты разрядов первой тетрады подбираются про порциональными 2, 5 If но при подборе веса младшего разряда следу ющей тетрады с приходом соответств ющего синхрон-импульса возникает си нал логической единицы, на выходе элемента ИЛИ 11, который связан с вторым входом первого дополнительного элемента И I. В этом режиме на первом входе первого дополнитель ного элемента И k подается сигнал логической единицы с выхода первого переключателя 17 и, следовательНО на его выходе сигнал также соответствует логической единице, а на выходах элементов ИЛИ-НЕ 15 появляется сигнал логического нуля. При этом генераторы тока второго и третьего разряда первбй тетрады отключаются от цепного делителя 1 тока, а на входе элемента 9 устанавливается напряжение 4|.)|т- Роо Зо« о в ))|r 3. Эд токи генераторов тока первого и четвертого 1 разрядов первой тетрады;К, К коэффициенты передачи этих токов на выход цепного делителя 1 тока. После окончания синхрон-импульса генератор 5 эталонного тока и генераторы 4 тока первого и четвертого разрядов отключаются от входа цепного делителя 1 тока. Сигналы, соответствующие логической единице, возникают на выходах элемента ЗАПРЕТ 12 и элемента ИЛИ 8 первой группы, соответствующих младшему разряду второй тетрады (пятому двоичному разряду), и на управляющем входе аналогового запоминающего элемента 9, соединенного с генератором тока этого разряда. На аналоговом запоминающем элементе младшего разряда второй тетрады устанавливается напряжение, сводящее к нулю разбаланс напряжений на входах операционного усилителя 10. ри этом , где 3v|,- ток младшего разряда второй тетрады; К, его коэффициент передачи на выход цепного делителя. Таким образом, напряжение, создаваемое на выходе ЦАП генератором тока младшего разряда второй тетрады в десять раз больше напряжения, создаваемого генератором 5 эталонного тока. С приходом следующего синхронимпульса к вхбду цепного делителя 1 тока подключаются генераторы k то- . ка первого и четвертого разряда первой, тетрады, первого оазряда второй n9 тетрады и генератор 5 эталонного тока. Разрешается запись в дополнитель ныи аналоговый элемент, и на нем устанавливается напряжение V -fY :-f-f 4i V 4- --(3oV3oV8 0 - %)fT 110Ло е)| После окончания синхрон-импульса устанавливается уровень, соответству ющий логической единице на элементе ЗАПРЕТ 12 и элементе ИЛИ первой группы 8, соответствующих второму разряду второй тетрады.Ток второго управляемо го генератора тока второй тетрады подается на вход цепного делителя 1,а все остальные генераторы тока отключа ются переключателями тока от цепного делителя 1-тока. Разрешается записв в аналоговый запоминающий элемент второго разряда второй тетрады и устанавливается сигнал управления генератором тока такой, что V,; aa4r Ai e ao3oKo. Аналогичным образом-В каждом очередиом такте коррекции разряда j-ой тетрады во время существования синхрон-импульса в дополнительном анало-говом запоминающем элементе 9 запо минается напряжение где i m - число тетрад. После окончания синхрон-импульса на аналоговом запоминающем элементе разряда i-й тетрады устанавливается такое напряжение, что весовой коэффициент этого разряда раК +V 3 К х.-к,-а„к„. вД 6А g Sj Qj ((a D 1/ 11/ i jgikjj. После N 4 тактов коррекции токи во всех разрядах устанавливаются такими, что весовые отношения каждого i-ro разр/1да }-й тетрады пропорциональны независимо от параметров отдельных элементов. Устройство управления автоматически переходит в режим Преобразование При этом на входы преобразуЛ1ых кодов устройства управленил поступают двоично-десятичные коды вида 8-4-2-Т, 112 подле хащие декодированию. Через элементы ИЛИ первой группы эти коды поступают на управляющие входы переключателей тока. Напряжение на выходе цепного делителя при этом пропорционально числу, представленному входМым двоично-десятичным кодом ,-з- j где N. - значение j-ro разряда преобразуемого двоично-десятичного кода; m - число тетрад.преобразуемого Следовательно, обеспечивается линейное преобразование двоично-десятичных кодов вида 8- 4-2-1, 1ри преобразовании двоично-десятичных кодов вида 2-4-2-1 на пербом входе второго дополнительного элемента И 14 подается сигнал логической единицы с выхода второго переключателя. При коррекции токов генераторов 4 первых трех разрядов первой тетрады их весовые коэффициенты подбираются равными целым степеням двух (2 , 2 и 2). В такте коррекции четвертого разряда первой тетрады сигнал логической единицы появляется на четвертом выходе регистра 7 сдвига , на выходе соответствующего элемента ИЛИ второй группы I1 и на выходе второгр дополнительного элемента И 14. При этом сигналы на выходах элементов ИЛИ-НЕ 15 соответствуют логическому нулю, и во время су ществования синхрон-импульса гене и третьего разряда первой тетрады отключаются от цепного делителя 1 тока, а на вхо элемента 9 устанавливается (не учитывая инструментальные ошибки, которые компенсируются в каждом такте) напряжение .-.r 3o oПосле окончания синхрон-импульса генератор эталонного тока и генератор 4 тока первого разряда отключаются от входа цепного делителя 1 тока. Сигналы, соответствующие логической единице возникают на выходах элемента ЗАПРЕТ 12 и элемента ИЛИ первой группы 8, соответствующих четвертому разряду тетрады, и на управляющем входе аналогового запоминающего элемента 6, соединенного с генератором тока этого разряда. На аналоговом запоминающем элементе 6 четвертого разряда первой тетрады Устанавливается напряжение, сводящ к нулю разбаланс напряжений на входах операционнЬго усилителя 10. При этом где ток генератора четвертого разряда первой тетрады; К,- его коэффициент передачи на выход цепного делителя. С приходом следующего синхрон-импульса возникает сигнал логической единицы на выходе элемента ИЛИ 11, соответствующего первому разряду, второй тетрады, а на выходе элемента НЕ 1б и, следовательно, на выходе второго дополнительного элемента И k сигнал соответствует логическому нулю. При этом на выходах элементов иЛЙ-НЕ 15 - логическая е иница, к входам цепного делителя 1 тока подключается генератор 5 эталонного тока и генераторы тока всех четырех разрядов первой тетрады, раз решается запись в дополнительный ана логовый элемент 9, и на его входе устанавливается напряжение 4 ,.K, на„к„..„ко. После окончания синхрон-импульса генератор 5 эталонного тока и генераторы t тока первой тетрады отклю I чаются от входов цепного делителя 1 тока. Сигналы, соответствующие ло J . гической единице, возникают на выходах элемента ЗАПРЕТ 12 и элемента ИЛИ первой группы 8, соответствующих младшему разряду второй тетрады, и на управляющем входе аналогового запоминающего элемента 6, со диненного с генератором тока этого разряда. На аналоговом запоминающем элементе младшего разряда второй тетрады устанавливается «напряжение, сводящее к нулю разбаланс напряжений на входах операционного усилителя 10. При этом выу Аналогичным образом в каждом очередном такте коррекции i-ro разряда J-1 тетрады во время существования синхрон-импульса на дополнительном аналоговом запоминающем элементе 9 запоминается напряжение |/g eA| jS при ,2,3 или V o l l/eAWg.™- После окончания синхрон-импульса на аналоговом запоминающем элементе i-ro разряда j-й тетрады устанавется такое напряжение, что весовой коэффициент этого разряда равен ,ПРИ,-нгЗ; 4ir Vo40 .ПРИЬ4. После N (гп - число тетрад тактов коррекции устройство управления автоматически переходит в режим преобразование. Информация, представленная в двоично-десятичных кодах вида 2-4-2-1 поступает на вхолы преобразуемых колов. элементы ИЛИ пеовой группы эти коды поступают на управляющие входы переключателей трка. Напряжение на выходе цепного делителя 1 при этом пропорцио- , нально числу, представленному вход„ . ,, . ным двоично-десятичным кодом Ь .i.-ia-V4i)«oS/Vj. Следовательно, обеспечивается линейное преобразование информации, ,„,,„ . представленной в виде двоично-десяти кодов 2- 4-2-1 п«, к При преобразовании двоично-десятичных кодов вида 4-2-2-1 сигнал логической .единицы с выхода третьего переключателя 17 подается на пер вые входы третьего и четвертого дополнительных элементов И }k. При коррекции токов генераторов k первых двух разрядов первой тетрады их весовые коэффициенты подбираются соответственно равными 2° и 2 В такте коррекции третьего разряда первой тетрады сигнал логической единицы появляется на выходе соответствующего элемента ИЛИ 11 и на выходе четвертого дополнительного элемента И а сигнал логического нуля - на выходах второго элемента ИЛИ-НЕ 15, элемента И и элемента .ИЛИ первой 159 группы 8, соответствующих второму разряду первой тетрады, и во время существования синхрон-импульса его генератор k тока отключен от входа цепного делителя 1 тока. Разоешается запись в дополнительный ана логовый запоминающий элемент 9.и на нем (не учитывая компенсирующиеся в каждом такте инструментальные ошибки, вносимые операционным усилителем) устанавливается напряжение . -д -11 ч -о ОПосле окончания синхрон-импульса генератор 5 эталонного тока и генера (тор Ч тока первого разряда отключаются от входа цепного делителя 1 тока. Сигналы, соответствующие логичес кой единице, возникают на выходах эл мента ЗАПРЕТ 12 и элемента ИЛИ перво группы 8, соответствующих третьему разряду тетрады, и на управляющем входе аналогового запоминающего эле мента 6, соединенного с генератором тока этого разряда, разбаланс напря жений на входах операционного усилителя 10 сводится к нулю, и при этом . С приходом следующего синхрон-импульса сигнал логической единицы воз никает на выходе третьего дополнител ного элемента И 1, сигнал логическ го нуля на выходе второго элемента ИЛИ-НЕ 15 сохраняется, -и генератор, тока второго разряда опять отключен от входа цепного делителя 1 тока запись в дополнительный аналоговый элемент 9 разрешается, и на его входе устанавливается напряжение . После окончания синхрон-импульса возникают сигналы логической единицы на выходах элементов ЗАПРЕТ 12 и ИЛИ первой группы 8, соответствующих четвертому первой тетрады и на управляющем входе аналового запоминающего элемента 6, соединенного с генератором k тока этого разряда, разбаланс напряжений на входах операционного усилителя 10 сводится к кулю и при этом вЫХ 41Ч1 Лв пятом такте, корректируется млад ший разряд второй тетрады. При этом сигнал логического нуля возникает . на выходе элемента НЕ 16 и на выхо116дах третьего и четвертого дополнительных элементов И 14, а на выходах элементов ИЛИ-НЕ 15 сигнал соответствует логической единице. К входам цепного делителя 1 тока подключаются .генератор 5 эталонного тока и генераторы k тока всех четырех разрядов первой тетрады, разрешается запись в дополнительный аналоговый элемент 9. и на его входе устанавливается напряжение и J к SJ. }(. -3 к +т к +0л к чт О О . 1 i О о О о О о . 4-4Т V 4п-1 tf после окончания синхрон-импульса ге нератор 5 эталонного тока и генераторы i тока первой тетрады отключаются от входа цепного делителя 1 тока. Сигналы логической единицы возникают на выходах элемента ЗАПРЕТ 12 и элемента ИЛИ первой груп пы 8, соответствующих младшему разряду второй тетрады, и на управляющем входе соответствующего ему аналогового запоминающего элемента 6, соединенного с генератором тока этого разряда. На аналоговом запоминающем элементе младшего разряда второй тетрады устанавливается напряжение, сводящее к нулю разбаланс напряжений на входах операционного усилителя, При , Аналогичным образом в каждом очередном такте коррекции i-ro разряда j-й тетрады во время существования синхрон- импульса на дополнительном аналоговом запоминающем элементе 9 запоминается напряжение J-14 ,eAV3i/S (j .. 3«va23pКо.нЭ:7„ 3,Kj,+p S PAWa :7.Kp.,npMiitl. V иеч j j После окончания синхрон-импульса на аналоговом запоминающем элементе 1-го разряда j-й тетрады устанавливается такое напряжение, что весовой коэффициент этого разряда равен 3 - J-ЛЧ() 1ИДЧ nVo-« a .. После N 4т (т - число тетрад) актов коррекции устройство управления автоматически переходит в ре жим Преобразование. Информация в виде двоично-десятичных кодов типа поступает на входы преобра зуемых кодов устройства 3 управления. Через элементы ИЛИ первой груп пы 8 эти коды поступают на управляю щие входы переключателей 2 тока. Напряжение на выходе цепного делителя 1 тока при этом пропорционально числу, представленному входным двоично-десятичным кодом i № VoboH i) iiaj-i4j )Vog« -Nj. Следовательно, обеспечивается линейное преобразование информации, представленной в виде двоично-десятичных кодов «-2-2-1. Формула изобретения Цифроачалоговый преобразователь с автоматической коррекцией нелинейности по авт. се. If , отличающийся тем, что, с целью расширения функциональных возможностей, в него введены три дополнительных перекл чателя и по два элемента ИЛИ-НЕ, четыре допояиитеяьных элемента И и элемент НЕ в каждую тет раду, причем выход первого переключателя соединен с первым входом первого дополнительного элемента И, вто рой вход которого подключен к входу элемента НЕ и к первому входу эле мента ИЛИ, соответствующему четверто му разряду тетрады, выход первого дополнительного элемента И соединен с. первыми входами дополнительных элементов ИЛИ-НЕ, выход второго переключателя подключен к первому входу второго дополнительного элемента И, выход которого соединен с вторыми входами дополнительных элементов ИЛИ-НЕ, выход третьего переключателя подклю:Чен к первым входам третьего и четэертого дополнительных элементов И, выходы которых соединены соответственно с третьим и четвертым входами второго дополнительного элемента ИЛИ-НЕ, выход элемента НЕ подключен к вторым входам второго, третьего и четвертого дополнительных элементов, И, третьи входы второго и третьегддополнительных элементов И соединбйы с выходом элемента ИЛИ, . соответствупшего четвертому разряду тетрады, третий вход четвертого дополнительного элемента И подклю- . чен к выходу элемента ИЛИ, соответствующего третьему разряду тетрады, выходы первого и второго дополнительных элементов ИЛИ-НЕ соединены соответственно с третьими входами элементов И, соответству|«чих третьему и второму разрядам тетрады, первые входы переключателей подключены к шине логической единицы, а вторые входы переключателей - к шине логического нуля. Источники информации, принятые во вйим.ание при экспертизе 1. Авторское свидетельство СССР If , кл. Н 03 К 13/02, 16.Oil.79 (прототип)..