(54) УМНОЖИТЕЛЬЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ
название | год | авторы | номер документа |
---|---|---|---|
Умножитель частоты следования периодических импульсов | 1976 |
|
SU540363A1 |
Умножитель частоты следования им-пульСОВ | 1979 |
|
SU839031A1 |
УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ПЕРИОДИЧЕСКИХ ИМПУЛЬСОВ | 1972 |
|
SU425315A1 |
Умножитель частоты следования импульсов | 1981 |
|
SU991614A2 |
Умножитель частоты | 1976 |
|
SU660228A1 |
Цифровой умножитель частоты | 1979 |
|
SU788363A1 |
Устройство для диагностики дизельного двигателя внутреннего сгорания | 1981 |
|
SU1002879A2 |
Частотный компаратор | 1978 |
|
SU790237A1 |
Умножитель частоты следования импульсов | 1981 |
|
SU961150A1 |
Частотный пороговый компаратор | 1981 |
|
SU1003324A1 |
Изобретение относится к цифровой измерительной технике и может быть ис . пользовано как в качестве автономного прибора, так и в качестве устройства, встраиваемого в информапионно-измери- тельные системы. Известен умножитель частоты следования импульсов, содержащий делитель опорной частоты с коэффициентом деления, равным коэффициенту умножения, счетчик импульсов опорной частоты, входной формирователь, запоминающий регистр и блок управления tl . Недостатком этого устройстйЬ являе ся сравнительно невысокая точность умножения при неравномерном йерподе следования импуттьсов умножаемой частоты. Наиболее близким по технический сущности является умножитель частоты следования импульсов, содержавши после довательно соединенные входной формирователь я блок управления, первый выход которого подключен к устанрвечным входам делителя опорной частоты, управляемого делителя частоты и управляющему входу запоминающего регистра я первому входу триггера, а втчрой выходк установочному входу счетчика ямпупьсов, выход которого через запся линаюошй регистр связан с управляющим входом управляемого делителя частоты, источник опорной частоты через делитель частоты связан с входом счетчика импульсов и непосредственно с входом влюча, управлякяций вход которого подключен Е выходу триггера 2 . ; Недостаток данного устройства - н&высокая точность умножения, так как njH неравномерном периоде спедоваявя имцульсов умножаемой частоты чнспо HN пульсов им формируемых при уменьшенвн периода спедованяя становится меяьше ксеф||шщв(вта умножения. 1Ьль изобретения - повышение точвост умножения. Поставленная цель достаппается тем, что в умншоггель частотй следоваявя 1&шупьсоБ, содерясащий последовательно соедилегшые входной формирователь импульсов и блок управлеш1я, первый выход которого под1Ш1очен к установочза1м входам делителя опорной частоты и управляемого Детштепя частоты, к управляющему входу запоминающего регистра и первому входу трягггера, а второй выход - к установочному входу счетчика импульсов, счетный вход которого подключен к выходу дeJштeля опорной часто ты, а -выход через запоминающий регист к управляющему входу управляемого де лн:тепя частоты и источетпс опорной частоты, выход которого соедзгаен с входом делителя опорной частоты и первым входом ключа, второй вход которого соединен с выходом триггера, введены пороговый элемент, элементы ИЛИ, и элемент запрета, первый вход которого сое динен с выходом зттравляемого датителя частоты, вход которого подключен к синхронизирующем;;/ входу блока управления и к выходу .а огюрной час тоты, второй вход - с выходом первого элемента ЮТИ, а выход - с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом Ю1юча, а выход - с входом порогового элемента, первый выход которого соедш-ieH с вто рым входом , выход Koi cgporo соед1П1ен с первым входом первого элемента ИЛИ, второй вход которого соедикен с вторым выходом порогового эле мента. На чертеже представлена структурная схема предлагаемого устройства. Устройство содержит входной формирователь 1 импульсов, блок 2 управления, дел1ггешз 3 опорной -частоты, управляемый делитель 4 частоты, который может- быть выполнен в виде сче1 ч1гка 1кшульсов с элементом сравнения илш в виде любого другого известного делителя, управляемого кодом так, что коэф фиииент деяезшя равен числу, передаваеMOMV этим кодом, запоминающий регистр 5, счетчик 6 импульсов, ключ 7, тртггер 8, элемент 9 запрета, элеме1ггы ИЛИ 10 и 11, пороговый элемент 12, ИСТОЧ1ШК 13 опорной частоты. Пороговый элемент 12 является эле- ментс л число-кмпульсног-о Т1ша и может быть вьшапнеи, например, на базе счет шка и дешифратора, Срабатывшше порогового элем.нта 12 соответствует моменту накоплгтлтя в счет-чике числа N К - 1 wnivnbcoB, те К - коэффициент у шожения. Устройство работает следующим образом. Импульсы о от источника 13 поступают на вход делитепя 3, коэффициент деления которого равен заданному коэффициенту- умножения К. Импульсы с выхода дешггвгш 3, частота которых равна о /К , поступают на вход счетчика 6. Одновременно импульсы опорной частоты fg поступают на вход управляемого делйтеля 4, коэффициент Деления которого равен числу, зафиксированному в регистре 5. К моменту поступления очередного импульса умножаемой частоты f, счетчике 6 фиксируется число m , равное fo Т / К , где Т- -ттекущее значение периода следовани--. импульсов умножаемой частоты. Импульс умножаемой частоты через формирователь 1 поступает в блок 2, на синхронизирующий вход которого подаются импульсы опорной частоты -TO . Блок 2 срабатывает и по переднему фронту имп-ульса опорм ной частоты fo формирует на своем первом выходе импульс, по которому делитель 3 и управляемый делитель 4 устанавлква1Ебтся в исходное нулевое состояние. На выходе триггера 8 устанавливается единичный сигнал, а число m , зафиксированное к этому моменту в 6, переписывается в регистр 5 и устанавливает коэффициент деления управляемого делителя 4. Затем по заднему фронту импульса на первом выходе блока 2 на его втором выходе формируется импульс, по которому счетчик 6 устанавливается в исходное нулевое состояние. На выходе управляемого, делителя 4 формируется последовательность импульсов с частотой, равной - 0 ., . -, При единичном сигнале -на выходе триггера 8 элемент 9 заблокирован, а ключ 7 разблокирован. Импульсы опорной частоты Q проходят через разблокированный ключ 7 и через элемент 11 поступают на выход устройства и на . счетный вход порогового элемента 12. По заднему фронту (К - 1)-го импульса пороговый элемент 12 срабатывает и на его первом выходе формируется единичный сигнал, который поступает через элемент 10 на управляющий вход элемента 9. По заднему фронту следуюего импульса происходит обратное срабатывание порогового элемента 12. При том на его первом выходе устанавливается нулевой сигнал, а на втором выходе формируется импульс, по которому триггер 8 устанавливается в исходное нулевое состояние. Ключ 7 блокируется, а. элемент 9 запрета разблокируется. В результате на выход устройства и на счетный вход порогового элемента 12 начинают постулать импульсы с выхода управляемого делителя 4. Пусть следующий импульс умножавмой частоты поступает через интервал времени Т- . Тогда число импульсов, формирующихся на выходе управляемого делителя 4 за интервал вpетvIeни Т. , превышает лорог срабатывания порогового элемента 12. В результате при поступлении на выход устройства К - 1 импульса с выхода управляемого делителя 4 пороговый элемент 12 срабатывает и блокирует элемент 9. Поступ ление импульсов с выхода управляемого делителя 4 на выход устройства прекращается. При поступлении импульса умножаемой частоты единичным сигналом три гера 8 разблокируется ключ 7 и на выход устройства поступает импульс опорной частоты Q , вызывающий обратное срабатывание порогового элемента 12. Элемент 9 разблокируется и вновь формируемые импульсы управляемого дели. теля 4 начинают поступать на выход устройства. Таким образом, до появления первого импульса вновь формируемой импульсной последовательности на выходе управляемого делителя 4, на выход устройства поступает К - 1 импульс с выхода управляемого делителя 4 и один импульс опорной частоты Q , т.е. число импульсов, равное коэффициенту К. Пусть следующий импульс умножаемой частоты поступает через интервал времени Т:;. - Т так, что число импульсов, формирующихся на выходе управляемого делителя 4 и, следовательно на выходе устройства оказывается мень щим порога срабатывания порогового элемента 12. При поступлении импульса умножаемой частоты элемент 9 блокируется и недостающее до порога сраба тывания число импульсов поступает на счетный вход порогового элемента 12 через разблокированный ключ 7. Спедуи щий К-ый импульс, поступающий на выход устройства, вызьшает обратное qpaбатывание порогового элемента 12. Эп& мент 9 разблокируется и на выход устройства начинает поступать вновь форми руемая последовательность импульсов с выхода управляемого дешггеля 4. Так ка ,, ТО появление К-го импульса практически совпадает с моментом окончания текущего периода Т- следования импульсов умножаемой частоты. При нулевом значении параметра входной частоты кгаоч 7 оказывается заблокирован нулевым сигналом с выхода триггера 8, а элемент запрета 9 - единичным сигналом, поступающим с первого выхода порогювого элемента 9. В результате подача импульсов на- выход устройства прекращается. Следовательно, при нулевом значении параметра умножаемой частоты значение выходной частоты также равно нулю. Введение новых элементов - поретхэвого элемента, первого и второго элементов ИЛИ и элемента запрета - выгодно отличает предлагаемое устройство от известного поскольку позволяет форМ1фовать за текущий период при неравномерном периоде следования импульсов умножаемой частоты число импульсов, равное коэффициенту умножения, т.е. повысить точность умноже1шя. Формула изобре-тения Умножитель частоты следования импульсов, содержащий последовательно соединенные входной формн|юватель импульсов и блок управления, первый выход которого подключен к установочным входам делителя опорной частоты и управляемого дейителя частоть1, к управляющему входу запоминающего регистра н первому входу триггера, а второй выход - к установочному входу счетчика импульсов, счетный вход которого подкшочен к выходу делителя опорной чаототы, а выход через запоминакишй регистр - к управляющему входу управляемого делителя частоты и источник опорной частоты, выход которого соединен с входом делителя опорной частоты и nepBbiM входом ключа, второй вход которого соединен с выходом триггера, отличающийся тем, что, с целью повыщения точности, в него введены пороговый элемент, элементы ИЛИ и элемент запрета, первый вход которого соединен с выходом управляемого делителя частоты, вход которого подключен к синхронизирующему входу блока управления и к выходу источника опорной частоты, второй вход - с выходом п рвого эпемеята ИЛИ, а выход - с первым входс%{ второго элемента ИЛИ, второй .вход котсфого соединен с выходом , а выход - с входом порогового элемента, первый выход которого сое- fljoieii с вторым входом триггера, выход KOTOpoiD соединен с первым входом первого элеметгга ИЛИ, второй вход которого соединен с вторым выходом порогового элемента. 9456 5 658 Источники информации, пршкгтые во внимание при экспертазе 1.Авторское свидетельство СССР № 357668, кп. Н ОЗ К 5/01, 1971. 2,Авторское свидетеапьство СССР № 354546, кл. Н ОЗ К 5/00, 1971.
Авторы
Даты
1982-07-23—Публикация
1980-12-08—Подача