Устройство для сопряжения цифровой вычислительной машины с периферийными устройствами Советский патент 1982 года по МПК G06F3/04 

(5) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С ПЕРИФЕРИЙНЫМИ УСТРОЙСТВАМИ

Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных системах, в которых взаимосвязь устройств осуществляется через общую шину. Известно устройство для сопряжения ЦВМ с периферийными устройствами, содержащее блок прерываний, регистр инструкций, адресный регистр, блок состояния, блок управления и сумматор СП. Однако такое устройство содержит схемы в соответствии с конкретными функциями,что усложняет устройство. Наиболее близким к предлагаемому является устройство для сопряжения ЦВМ с периферийными устройствами, со держащее блок связи с ЦВМ, группа входов- выходов которого соединена с первой группой входов-выходов устрой ства, блок связи с периферийными устройствами, группа входов-выходов которого соединена с второй группой входов-выходов устройства, дешифратор, первый и второй выходы которого соединены соответственно с первыми входами блока управления и регистра, блок формирования четности, причем вход дешифратора соединен с первым выходом блока связи с ЦВМ, второй выход которого соединен с вторым входом регистра, первый выход которого соединен с первым входом блока связи с ЦВМ, а первый выход и второй вход блока управления соед11нены соответственно с вторым входом и с третьим выходом блока связи с ЦВМ 2. Недостатком известного устройства является необходимость затрат большого количества оборудования. Цель изобретения - упрощение устройства . Указанная цель достигается тем, что в устройство введены коммутатор, первый, второй и третий триггеры, причем первый выход блока связи с периферийными устройствами соединен с первыми входами коммутатора и третьего триггера, выход которого соединен с третьим входом блока связи с ЦВМ, четвертый и пятый выходы которого соединены с первыми входами первого и второго триггеров, выход второго триггера соединен с первым входом блока связи с периферийными устройствами, второй выход которого соединен с вторым входом коммутатора,третий выход регистра сое динен с третьим входом коммутатора,чет вертый вход которого соединей с вторым входом третьего триггера и с выходом первого триггера второй вход которого соединен с вторым входом второго триггера и с третьим выходом дешифратора, четвертый выход которого соединен с пятым входом коммутато ра, выход которого соединен с четвертым входим блока связи с ЦВМ. Кроме того, в устройство вводится элемент И,.причем первый вход элемен та И соединен с четвертым выходом дешифратора, пятый выход блока связи с периферийными устройствами соединен с вторым входом элемента И, выход которого соединен с пятым входом блока связи с ЦВМ. Такое построение устройства позво

ляет значительно снизить аппаратурные затраты.

На чертеже приведена схема предлагаемого устройства.

Устройство содержит блок 1 связи с ЦВМ, блок 2 связи с периферийными устройствами, дешифратор 3, регистр 4, коммутатор 5 блок 6 управления, первый триггер 7, второй триггер 8, третий триггер 9 блок 10 формирования четности, элемент И 11, входы 12 и 13, выходы 14 и 15, вход 16, выходы входы 20 и 21 блока 1 связи с ЦВМ, выход 22, входы 23 и 24, выходы 25-27, входы 28 и 29, выходы 30 и 31 блока 2 связи с периферийными устройствами, выходы 32-35 дешифратора 3, выходы 36 и 37 регистра 4, выход ЗВ первого триггера 7 выход 39 блока 6 управления, группы 40 и .41 входов-выходов устройства.

Устройство работает следующим образом.

Программный обмен информацией между оперативной памятью ЦВМ и периферийными устройствами осуществляется под управлением программы ЦВМ. При работе в программном режиме

приняв этот сигнал, заканчивает операцию по общей шине.

Если производится обращение к регистру периферийного устройства,блок 3 дешифрует адрес данного периферийного устройства, принимаемый с выходов 14, и сигналом выхода 32 запускает блок 6. Блок 6 сигналом по выходу 39 разрешает занесение в регистр 4 кода команды и номера периферийного устройства. При этом блок 6 сигналом Управление по входу 24 через блок 2 сообщает периферийному устройству о готовности принятой информации, к передаче на периферийное устройство. Регистр команд и состояний и регистр данных периферийных устройств реализованы на общем 8-разрядном сдвиговом регистре. Направление передачи информации между устройством сопряжения и периферийными устройствами определяют сигналом Направление по выходу 25 блока 2 связи с периферийными устройствами. Нулевоезначение сигнала Направление означает передачу инфор мации из устройства сопряжения, единичное - в устройство сопряжения из в устройстве использованы два, адресуемых со стороны общей шины, регистра А: регистр команд и состояний, регистр данных. Программным путем загружают и считывают информацию из адресуемых регистров. Обращение к любому из них производится следующим образом. Процессор выставляет на линии адрес регистра, на линии кода операции - код чтения, либо записи. Если выполняется запись, то на линии данных выставляется загружаемая информация. После этого выставляется си1- нал синхронизации общей шины. Блок 3 дешифрует адрес и код операции обще.й шины, поступающие в него с выхода 14 и выставляет соответствующий сигнал на выходе 35 обращения к регистрам При записи информация в регистр 4 поступает с выходов 19 блока 1 , при чтении информация из регистра 4 поступает на первую группу входов-выходов 40 по входу 20 и через коммутатор 5 по входу 21. Блок 3 сигнализирует блоку 6 о выполнении операции по выходу 32, после чего блок 6 вырабатывает ответный синхронизирующий сигнал, посту« пающий на первую группу входов-выходов 40 со входа 13. Процессор, 5 периферийного устройства. Единичное значение сигнала Конец операции по выходу 26 блока 2 указывает на то, что периферийное устройство не работает и ждет команду от процессо pa ЦВМ. Для передачи кода команды, занесенного в регистр k, на периферийное устройство необходимо, чтобы сигнал Направление по выходу 25 блок 2 был нулевым, а сигнал Конец опера ции по выходу 26 блока был единичным. Периферийное устройство в ответ на сигнал Управление по входу 2 блока 2 выдает импульсный сигнал Сдвиг по выходу 30 блока 2, которы преобразует информацию, записанную 8. параллельном коде в регистре k, в последовательную. Последовательная и формация с выхода 37 регистра А, про ходя через блок 10 формирования четности, поступает по входу 29 блока 2 на периферийное устройство, которое формирует 8 импульсных сигналов Сдвиг по выходу 30 блока 2 для приема кода команды и бита четности для контроля передачи информации. После чего периферийное устройство выставляет нулевой сигнал Конец операции по выходу 2б блока 2 и формирует единичный сигнал Требование по выходу 27 блока 2, который поступает в блок 6 управления. Сигналом 39 разрешается параллельная загрузка через линии данных информации по выходу 19 блока 1 в регистр Ц, а сигналом Управление по входу 2k блока 2 периферийному устройству сообщается о готовности информации к передаче. Периферийное устройство снова формирует 9 сигналов Сдвиг для приема байта информации и выставляет сигнал Требование. Этот обмен происходит до тех пор, пока не будет передано 128 байтов информации или из процессора не поступит сигнал Конец блока данных по входу 18 блока 1 и синхронизирующий сигнал по выходу З дешифратора 3- Состо яние второго триггера 8 анализируется периферийным устройством по входу 28 блока 2. По окончании обмена периферийное устройство выставляет единичный сигнал Конец операции по выходу 26 блока 2. Если кодом команды задается передача информации из периферийного устройства в процессор, то периферий ное устройство формирует единичный 36 сигнал Направление по.выходу 25 блока 2, который блокирует выход блока 10 формирования четности по выходу 39 блока 6, разрешает преобразование последовательной информации, поступающей по выходу 31 блока 2, в параллельную на регистре i. При этом периферийное устройство формирует 8 импульсных сигналов Сдвиг. Сформированная информация параллельным кодом четырьмя разрядами с регистра по входу 20 блока 1 и четырьмя разрядами по входу 21 через коммутатор 5 по линиям данных передается в процессор. При этом по выходу 33 дешифратора 3 формируется нулевой сигнал, который разрешает передачу информации с регистра по выходу 36 через коммутатор 5- Перед передачей следующего байта периферийное устройство формирует единичный сигнал Требование по выходу 27 блока 2, если надо передать еще один байт, или .единичный сигнал Конец операции по выходу 26 блока 2, если закончено выполнение операции. В режиме автоматической обработки запросов устройство работает .следующим образом. Первый триггер 7 устанавливается программно от ЦВМ по вь ходу 3 дешифратора 3- Если периферийное устройство закончило выполнение заданной команды, то оно формирует единичный сигнал Конец операции по выходу 2б блока 2. Единичный сигнал Конец операции и единичный сигнал на выходе 38 первого триггера 7 устанавливают в единичное состояние третий триггер 9, выход которого через блок 1 по входу 16 выполняет прерывание процессора, сообщая ему тем самым, что периферийное устройство закончило выполнение заданной команды. В исходное состояние периферийные устройства устанвливаются сигналом Сброс по входу 23 блока 2, выработанному блоком 6 управления. При этом процессор выдает общий или программный- сброс по выходу 15 блока 1, который поступает на блок 6 управления. По сигналу с выхода 33 дешифратоа 3 в процессор через коммутатор 5 выход 21 блока 1 передаются призаки состояний: сигнал Конец операии по входу 26, сигнал Требование о выходу 27 блока 2 и состояние перого триггера 7Блок 10 формирования четности позволяет увеличить возможности для ди агностики и локализации неисправностей Признак Ошибка выдается через элемент И П на вход 12 блока 1 связи с ЦВМ, который поступает из периферийного устройства по 22 блока 2 связи с периферийными устройствами Устройство для сопряжения позвсГ- ляет сократить при этом блок буфери зации данных, блок задания режимов имитации, блок управления режимами имитации, блок запоминания состояния периферийных устройств, блок контроля временных интервалов и блок автономной проверки, Сокращение оборудования достигается тем, мто регистр команд и состояний, регистр данных реализованы на одном сдвиговом регист ре. Огфеделяющим сигналом для информа ции сдвигового регистра является сос тояние сигнала Конец операции. При единичном состоянии сигнала Конец операции на периферийное устройство передается код команды, при нуле™ вом или из периферийного устройстваданные или коды состояния. .Последовательная передача кодов команд и данных между устройством сопряжения и периферийными устройствами позволяет существенно сократить количеств усилителей сигналов связи. Применение двунаправленных шинных формирователей на линиях данных позв ляет подключение устройства сопряжения к интерфейсу минимашины. формула изобретения Устройство для сопряжения цифрово вычислительной машины с периферийным устройствами, содержащее дешифратор, регистр, блок управления, блок форми рования четности, причем блок связи ЦВМ соединен с первой группой входов выходов устройства, блок связи с периферийными устройствами соединен с второй группой входов-выходов устрой ства, первый и второй выходы дешифратора соединены соответственно с первыми входами блока управления и р гистра, вход дешифратора соединен с первым входом блока связи с ЦВМ, второй выход которого соединен с вторым 8ХОДОМ регистра, первый выход которого соединен с первым вхо дом блока связи с ЦВМ, первый выход и второй вход блока управления соединены соответственно с вторым входо и с третьим выходом блокасвязи сЦВМ, третий и четвёртый входы блокасвязи С периферийными устройствами соеди:нены с третьим и четвертым выходами блока управления, третий, четвертый и пятый входы.которого соединены соответственно с первым, вторым и третьим выходами блока связи с периферийными устройствами, третий и четвертый выходы и второй вход которого соединены соответственно с вторым и третьим входами и выходом блока формирования четности, первый и третий входы которого соединены соответственно с вторым выходом и четвертым входом регистра, третий вход которого соединен с вторым выходом блока управления, шестой выход блока связи с периферийными устройствами соединен с пятым входом регистра, отличающееся тем, что, с целью упрощения устройства, в него введены коммутатор, первый, второй и третий триггеры, причем первый выход блока связи с периферийными устройствами соединен с первыми входами коммутатора и третьего триггера, вход которого соединен с третьим входом блока связи с ЦВМ, четвертый и пятый выходы которого соединены с первыми входами первого и второго триггеров, выход второго .триггера соединен с первым входом блока связи с периферийными устройствами, второй выход которого соединен с вторым входом коммутатора, третий выход регистра соединен с третьим входом коммутатораТ четвертый вход которого соединен с вторым входом третьего триггера и с выходом первого триггера, второй вход которого соединен с вторым входом второго триггера и с третьим выходом дешифратора, четвертый выход которого соединен с пятым входом коммутатора, выход которого соединен с четвертым входом блока связи с ЦВМ. 2. Устройство по п.1, о т л и ч аю щ е е с я тем,, что в него введен элемент И, причем первый вход элемента И соединен с четвертым выходом дешифратора, пятый выход блока связи с периферийными устройствами соединен с вторым входом элемента И, выход которого соединен с пятым входом блока связи , Источники информации, принятые во внимание при экспертизе 1.Патент США № 3815099, кл. G Об F 3/0, опублик. 19772.Авторское свидетельство СССР №561180, кл.С Об F3/0,1975 (прототип) .