Буферное запоминающее устройство Советский патент 1982 года по МПК G11C19/00 

(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

. Изобретение относится к запоминающим устройствам и может быть истпользозано в устройствах автоматики и вычислительной техники.

По основному авт.св. 542245 известно буферное запоминающее устрой ство, содержащее регистры, подключенные к соответствутдаим ячейкё1М разрешения записи и ячейкам индикации за нятости, первые выходы которых соединены с первыми .входами ячеек управления записью, вторые входы которых, кроме первой ячейки, подключены к вторым выходам предыдущих ячеек индикации за1 ятости, а выходы - к -управляющим входам одноименных ячеек разрешения записи, информационные входы которых соединены с входами устройства, ячейки управления считыванием, выходы ячеек индикации занятости, кроме первой, подключены к соответствующим входам элементов И, выходы которых соединены с одними входами элементов ИЛИ, другие входы которых подключены к ВЕЛсодам последней ячейки индикации занятости, выходы элементов ПЛЯ. соединены с соответствующими входами первых ячеекуправления записью и считыванием, первые, входы ячеек управления

считыванием, кроме первой,- подключены к первым выходсцл предыдущих ячеек индикации занятости и- первым входам предыдущих ячеек управления записью, вторые входы ячеек управления считыванием соединены с выходами одноименных ячеек индикации занятости, а выходы с управлякяцими входами одноименных регистров, выходы кото10рых подключены к выходам устройства 13.

Недостатком данного устройства являются потери информации, поступающей от внешних абонентов.

15

Целью изобретения является расширение области применения за счет регистрации количества свободных регистров.

Поставленная цель достигается тем,

20 что в буферное запоминающе.е устройство введены третий и четвертый элементы ИЛИ, реверсивный счетчик и выходной регистр, причем соответствующие входы третьего элемента ИЛИ сое25динены с первыми выходс1ми ячеек индикации занятости, вторые выходы которых подключены к соответствующим входам четвёртого элемента ИЛИ, выходы элементов ИЛИ соединены с счетны30ми входами реверсивного счётчика.

выход которого соединен с информационным В..ОДОМ выходного регистра, управляющий вход которого является вторым входом устройства, а выход является вторым выходом устройства.

На чертеже представлена блоксхема буферного запоминающего уст-, ройства.

Буферное запоминающее устройство содержит регистры 1, ячейки 2 разрешения записи, ячейки 3 индикации занятости, ячейки 4 управления записью, ячейки 5 управления считыванием, элементы б и 7 И, элементы 8 и 9 ИЛИ, информационный (первый) вход 10 устройства, информационный (первый) выход 11 устройства второй (управляющий)вход 12 элементы 13 и 14 ИЛИ, реверсивный счетчик 15, выходной регистр 16, управляющий вход 17 регистра, второ .выход 18 устройства.

Реверсивный счетчик 15 преднаэна-чен для выполнения операции суммирования и вычитания импульсов, посту.пающих с выходов элементов 13 и 14 ИЛИ. Счетчик выполнен на счетных триггерах на основе прямых и инверсных межразрядных связей, дополнительных уровней управления для него не требуется.

Выходной регистр 16 предназначен для хранения кода, характеризующего количество свободных от информации регистров 1.

Буферное запоминающее устройство работаетcJg eдyющим образом.

В исходном состоянии регистры 1 свободны от информации, на первых выходах ячеек 3 имеются сигналы, подтверждающие отсутствие информации в одноименных регистрах 1, на выходе элемента 6 И и элемента 8 ИЛ существуют сигналы, подтверждаю- . щие отсутствие информации во всех регистрах, кроме первого; на выходе первой ячейки 4 управления записью и на выходе первой ячейки 2 разреше ния записи имеется сигнал, разрешающий запись, на выходах остальных ячеек 4 и всех ячеек 5,управления считыванием сигналы отсутствуют; на реверсивном счетчике 15 ycтaнqвлeн код, соответствующий количеству регистров 1 запоминающего устройства.

При поступлении на вход 10 устройства информационного слова оно через первую ячейку 2 записывается в первый регистр 1. Одновременно изменяется состояние первой ячейки сигнал с ее выхода подготавливает первую ячейку 5 к трансляции сигнала обращения к устройству по считыванию на вход первого регистра 1. Этот же сигнал (характеризующий занятость первого регистра 1 через элемент 14 ИЛИ поступает на -вычитающий вход реверсивного счетчика 15 и уменьшает установленный в нем код на единицу.

Разрешение записи и запись очередных слов распространяется по регистрам 1 в сторону увеличения их

номеров, вплоть до последнего. При этом запись очередного слова сопровождается вычитанием единицы из содержимого счетчика 15.

Если информация записана во всех

0 регистрах 1, то считывание начинается с первого регистра 1, при этом по сигналу (об отсутствии ; информации) с выхода первой ячейки 3, который поступает на суммирующий

5 вход реверсивного счетчика 15, происходит увеличение на единицу содержимого счетчика 15.

При каждом последующем считывании информационного слова из одного

0 из регистров 1 содержимое счетчика 15 увеличивается на единицу. Если имеется хотя бы один свободный регистр 1, то считыва.ние начинается с регистра 1, следующего за свобод5 ным, вплоть до последнего, после чего считывается информация, начиная с первого регистра 1.

Таким образом, при записи информационного слова в регистр 1 по сигналу занятости происходит вычитание содержимого счетчика 15, а при считывании информационных слов из . устройства по сигналу об отсутствии информации в регистре 1 происходит увеличение содержимого счетчика 15,

Код количества свободных ячеек

поступает в выходной регистр 16 и по сигналу с управляющего входа 17 выдается на блок индикации (на чертеже не показан). .

0Введение в известное буферное

устройство двух элементов ИЛИ, реверсивного счетчика и выходного регистра с соответствующими связями позволяет обеспечить формирование и

5 выдачу на блок индикации цифрового кода, соответствующего количеству свободных от информации регистров буферного запоминающего устройств. Это расширяет область его примене0 ния, так-как при построении комплексов технических средств, работающих в составе автоматизированных систем управления (АСУ) в условиях случайного потокаинформации, оступающей от внешних абонентов АСУ, необходимо знать степень заполнения запоминающего устройства для определения его готовности к приему очередного информационногр слова.

Формула изобретения

Буферное запоминающее устройся во по авт.св. 542245, О т л и 65 ч а ю щ е е с я тем, что, с целью

рас11ирения области применения за счет регистрации количества свободных регистров, в него введены третий и четвертый элементы ИЛИ, реверсивный счетчик и выходной регистр, причем соответствующие входы третьего элемента ИЛИ соединены с первыми выходами ячеек индикации занятости г вторые выходы которых подключены к соответствующим входам четвертого элемента ИЛИ, выходы элементов ИЛИ соединены со счетными входами реверсивного счетчика, выход которого соединен с информационным входом выходного регистра, управляющий вход которого является вторым входом устройства, а выход является вторым выходом устройства.

Источники информации, принятые во внимание при экспертизе

г

Г7