Многокоординатный цифровой интерполятор Советский патент 1985 года по МПК G05B19/18 

И-НЕ, два элемента И и элемет ИЛИ-НЕ, входы которого соединены с выходами первого и второго элементов И, первые входы которых соефшень с первыми входами соответственно первого, второго, третьего и четвертого элементов И-НЕ н с инверсными выходами соответствующих J - триггеров, а вторые входы. - с соответствующими выхода ую регистра сдвига, вторые входы первого я второго элементов И-НЕ соединены с третьим выходом регистра сдвига, а вторые вход третьего и четвертого элементов И-НЕ подключены к четвертому выходу регистра сдвига, третьи входы второго, третьего и чег--. вертого элементов И-НЕ соединены с тактовым входом регистра сдвига, а выходы

00246

с S -входами соответственно первого и второго Р -триггеров, Р -входы которых подклю- чены к первому и второму управляющим входам блока управления режцмом записи и считывания, й-вход первого ) -триггера соединен с первым выходом регистра сдвига ас -вход второго Р - триггера/ - с четвертым выходом регистра сдвига и с вторым его входом, прямой выход второго ) -триггера и инверсный выход первого Р-триггера подключены к управляющим выходам блока управления режимом записи и считывания, выходы первого и третьего элементов И-НЕ соединены с первым и вторым выходами блока управления режимом записи и считьшания.

1. МНОГОКООРДИНАТНЫЙ ЦИФРОВОЙ ИНТЕРПОЛЯТОР, содержащий при интерполяции по и координатам И -1 блок двухкоординатной интерполяции, подключенный первым входом к выходу второй координаты предьщущего блока двухкоординатной интерполядаи, вход первого блока двухкоординатной интерполяции подключен к входу счетчика перемещений и к первому входу многокоординатного цифрового интерполятора, первый и второй выходы каждого из блоков двухкоординатной интерполяции соединены соответственно с выходами и -1 и ц координаты многокоординатного цифрового интерполятора, отличающийся тем, что, с целью повышения быстродействия устройства, в него введены два RS -триггера, реверсивный счетчик импульсов, блок элементов ИЛИ, два элемента И-НЕ, счетчик адреса считывания, счетчик адреса записи, а в каждый блок двухкоординатной интерполяции введены два буферных регистра и два блока оперативной памяти, а также блок управления режимом записи и считывания, первый и второй выходы KOTOpoio соответственно через счетчик адреса считывания и счетчик адреса записи соединены с входами блока злементов ИЛИ, управляющие выходы - с управляющими входами блоков оперативной памяти, адресные входы которых подключены к соответствующим выходам блока злементов ИЛИ, информационный вход - к выходу соответствующего буферного регистра, а выходы всех блоков оперативной памяти, кроме первого и И -го, -- к соответствующим входам соответствующих блоков двухкоординатной интерполяции, выход первого блока оперативной памяти соединен с информационным входом счетчика перемещений, а выход п. -то блока оперативной памяти - к выходу многокоординатного цифрового интерi полятора, первый установочный выход блока управления режима записи и считывания под(Л ключен к К -входу первого R S -триггера, второй установочный выход - к R -входу второго RS-триггера, прямые выходы первого и второго RS -триггеров соединены соответственно с суммирующим и вычитающими входами реверсивного счетчика и с первыми го входами первого и второго элементов И-НЕ, выходы которых подключены к первому и к второму входам блока управления режиЮ мом записи и считывания, а также к второму 4;: входу соответственно второго и первого элементов И-НЕ, третий вход второго элемента «35 И-НЕ соединен с выходом реверсивного счетчика, 5 -вход первого RS-триггера подключен к выходу счетчика перемещений, а S-вход второго Я.5-триггера - к второму входу многокоординатного цифрового интерполятора, третий вход которого соединен с . третьим входом блока управления, режимом записи и считывания. 2. Устройство по п. 1, о т л и ч а ю -. щ е е с я тем, что блок управления режимом записи и считывания, содержит регистр сдвига, два J) -триггера, четыре элеменй

Изобретение относятся к технике автоматизированного управления производственными процессами и может быть использовано для ускоренного преобразования и контроля управляющих программ для станков с числовым программным управлением (ЧПУ) и рдя. построения систем ЧПУ высокого бьютродействия..

Цель изобретения - повьщ1ение быстродейстВИЯ устройства.

Новизна устройства заключается в том, что обеспечивается чередование и синхронизация режимов записи информации в блоках оперативной памяти и считывания ее из блоков, и при этом запись всех информационных слов одного кадра в ячейки памяти блоков оперативной памяти, так же как и их считьгеание в рабочие регистры интерполятора, осзоцествляется за один такт. А это в сочетании с быстродействующим операционным устройством интерполятора позволяет производить ускоренное преобразование и койтроль геометрии управляющей программы любой информационной емкости при конечной емкости памяти блоков оперативной памяти без занижения

скорости обработки коротких участков программы.

На фиг. 1 представлена функциональная схема интерполятора; на фиг. 2 - схема блока оперативной памяти; на фиг. 3 -

схема блока управления режимом записи-считьшания; на фиг. 4 - временная диаграмма импульсных последовательностей; на фиг. 5 схема блока двухкоординатной интерполяции.

Интерполятор содержит перввгй RS -триггер 1, реверсивный счетчик 2, второй RS-триггер 3, перв1 й элемент И-НЕ 4, второй элемент И-НЕ 5, блок 6 управления записисчитьшання, регистр-счетчик 7 адреса считывания, регистр-счетчик 8 адреса записи, группу элементов ИЛИ 9, счетчик 10 перемещений И -1 блоков 11 двухкоординатной интерполяции; tti блоков 12 оперативной памяти (ОУ) и кп буферных регистров 13.

Блок оперативной памяти (фиг.2) содержт р элементов 14 оперативной яамяти; блок , управления режимом записи и с штывания (фиг. 3) содержит регистр 15 сдвига, 5 -триг геры 16 и 17, элементы И-НЕ 18. и 19, элементы И. 20 и 21, элементы И-НЕ 22 и 23 и элемент ИЛИ-НЕ 24.

Блок двухкоординатной интерполяции (фиг. 5) содержит J) -триггер 25, элементы И 26 и 27, регистр 28, элемент 29 совпадения, сумматор 30, элемент 31 совпадени) и регистр 32.

Первоначально триггеры 1 и 3, регистрысчетчики 7 и 8, буферные регистры 13 устанавливаются в нулевое состояние, а в реверсивный счетчик 2 заносится число, равное количеству слов, которое можно записать в блок 12.

С пуском фотосчитывающего устройства слова кадра последовательно из блока программы в двоичном коде заносятся в буферные регистры 13, причем в последнем регистре 13 формируется слово из всех команд кадра. Таким образом, к моменту поступления на 5 -вход триггера 3 сигнала Конец кадра в регистрах 13 находятся все информационные слова кадра. Триггер 3 переходит в единичное состояние, о выхода элемента И-НЕ 5 нулевой потенциал поступает на второй вход блока 6, что является разрешаюши сигналом для записи слов кадра из регистров 13 в блок 12. Блок 6 вырабатывает на своих управляющих выходах сигналы Разрешение и Запись соответственно. Сигнал Разрешение подается на четвертые входы, а сигнал Запись по шине Записьсчитывание - на третьи входы всех блоков 12. Происходит параллельная запись слов кадра из регистров 13 в блоки 12 nq первому адресу, который подается с выходов регистра-счетчика 8 через группу элементов ИЛИ 9 по адресной шине на вторые входы всех блоков 12. По окончании сигналов Разрешение и Запись блок 6 на своем втором выходе вырабатываает сигнал, который поступает на вход регистра- счетчика 8 и увеличивает его содержимое на единицу, а сигнал с второго установочного выхода блока 6 производит сброс всех регистров 13 и триггера 3, с выхода которого отрицательный перепад подается на вычитающий вход реверсивного счетчика 2, уменьшая его содержимое на единицу. В регистры 13 поступают информационные слова следующего кадра программы.

Запись информации кадра в блоке 12 по следующему адресу происходит аналогично указанному, причем после очередной записи содержимое счетчика 2 уменьшается на единицу, а регистра-счетчика 8 увеличивается на единицу. В каждый регистр 13, а следовательно, и в каждый блок 12 поступают только одноименные слова из программы. После записи информации программы по всем адресам блоков 12 регистр-счетчик 8 переполняется и автоматически выходит в нулевое состояние, т.е. на первый адрес блоков 12. Счетчик 2 также выходит в нулевое состояние, а нулевой потенциал с его выхода поступает на третий вход элемента ИЛИ-НЕ 5 и запрещает запись информационных слов следующего кадра из регистров 13 в блоки 12. Фотосчитывающее устройство останавливается, 1Шформация , из блока программы в регистры 13 не поступает.

Запрос на считывание информации кадра из блоков 12 в операционное устройство интерполятора поступает иа 5 -вход триггера 1, который при этом переходит в единичное состояние. Нулевой потенциал с выхода элемента И-НЕ 4 поступает на первый вход бло ка 6, что является разрешающим сигналом для считывания информации кадра из блоков 12 в операционное устройство интерполятора. Блок 6 вырабатывает на своих управлящих выходах сигналы Разрешение и Считывание соответственно. Происходит параллельное считывание слов кадра из блоков 12 по первому адресу, который подается с выходов регистра-счетчика 7 через группу элементов ИЛИ 9 по адресной шине на вторые входы блоков 12. По окончании сигналов Разрешение и Считывание блок 6 на своем первом выходе вырабатывает сигнал, который поступв ет на вход регистра-счетчика 7 и увеличивает его содержимое на единицу, а сигнал с первого установочного выхода блока 6 производит сброс триггера 1, с выхода которого отрицательный перепад подается на суммирующш вход реверсивного счетчика 2, увеличивая его содержимое на единицу. Так как реверсивг ный счетчика 2 выходит из нулевого состояния, на его выходе появляется высокий потенциал, а на выходе элемента И-НЕ 5 - 1гулевой. Происходит запись информации кадра из регистров 13 в блоки 12 по адресу, указанному регистром-счетчиком 8, а в регистры 13 начинают поступать слова следующего кадра из блока программы. Таким образом, происходит постоянное пополнение блоков 12 1шформацией программы. При каждом считывании кадра программы из блоков 12 содержимое счетчика 2 и регистра-счетчика 7 увеличивается на единицу, причем с последним адресом блоков 12 регистр-счетчик 7 переполняется, выходит в нулевое состояние, т. е. на первый адрес блоков 12.

На триггерах 1 и 3 запоминаются запросы на считывание и запись соответственно, а число, находящееся в реверсивном счетчике 2, показывает наличие свободных .-разрядных ячеек в каждом из блоков 12, где - количество двоичных разрядов в информационг. ном слове. На элементах И-НЕ 4 и 5 собраны схема запрета считывания из блоков 12 в момент записи и записи в блоки 12 в момент считывания. В момент записи на втором входе элемента И-НЕ 4 присутствует нулевой потенциал, запрещающий режим считывания. Запись запрещается при наличии нулевого потенциала на третьем или втором входах элемента И-НЕ 5, причем на втором входе нулевой потенциал присутствует в момент считывания, а на третьем - при отсутствии свободных ячеек в блоках 12.

Больщинство вьшускаемых промьщшенностью микросхем ОЗУ имеют организацию Кх1 разрядных слов. Представленная на фиг. 2 функциональная схема блока 12 оперативной памяти, содержит t элементов 14 оперативной памяти,, где равно количеству :двричных разрядов информационного слова, заносимого в данный блок 12.

В каждом элементе 14 оперативной памяти обозначено: АО, .... адресные входы, Og - информационный вход данных, D |,информационный выход данных, Pajp - вход сигнала Разрешение, Зап.-счит. - вход сигнала Запись-Считывание ; /И - разрядная адресная шина является вторым входом блока 12, где и - определяется емкостью , . и структурой элемента, причем одноименные входы всех элементов 14 запараллелены. Третьим входом блока 12 являются залараллеленные входы Зап.-счит. всех элементов 14, а четвертым - запараллеленные входы Разрешение ; t-разрядная входная шина данных - первый вход блока 12, выходная шина данных также содержит t двоичных разрядов. Следовательно, каждый из блоков 12 имеет емкость Кх разрядных слов.

Построение функциональной схемы блока 6 зависит от типа применяемых элементов 14 оперативной памяти.

Регистр 15 служит для формирования четырех импульсных последовательностей, разнесенных во времени. Временная диаграмма импульсных последовательностей представлена на фиг, 4. Первоначально в старший разряд регистра 15 заносится единица, в остальные - нули.. С поступлением тактовой частоты на вход регистра 15 единица будет передаваться последовательно из разряда в разряд, так как выход последнего разряда соединен с входом первого.

Работа устройства в режиме считывания заключается в следующем.

Нулевой потенциал при сигнале Разрешени считьшания поступает на Р -вход триггера 16, который переходит в нулевое состояние по переднему фронту сигнала импульсной последовательности , а указанный сигнал проходит через элементы 20 и 24, поступает на выход схем и является сигналом Разрешение. На прямом выходе триггера 17 в данном режиме постоянно высокий потешщал, что является сигналом v. Считывание. Таким образом, необходимые сигналы для считьтания информадаи выработаны. После чего на выходе элемента ИНЕ 19 по5галяется сигнал, поступающий на выход, а сигнал, возникакидий на выходе элемента И-НЕ 18, производит возврат Р-триггера 16 в единичное состояние. Отрицательный перепад с инверсного выхода D -триггера 16 подается на выход схемы.

В режиме записи на 17 -вход j) -триггера 17 поступает нулевой потенциал, т. е. (сигнал Тазрешение записи. Триггер 17 переходит в нулевое состояние по переднему фронту сигнала импульсной последовательности f , а указанный сигнал проходит через элементы И 21 и ИЛИ-НЕ 24 на выход схемы. На прямом выходе р -триггера 17 в этом режиме присутствует нулевой потенциал, что является сигналом Запись. Следовательно необходимые сигналы для записи информации выработаны. После чего на выходе элемента И-ПЕ 22 появляется сигнал, поступаюший на выход схемы, а сигнал, возникающий на выходе элемента И-НЕ 23, производит возврат ) -триггера 17 в единичное состояние. Отрицательный перепад с инверсного выхода р-триггера 17 подается на вход схемы.

Операционное устройство интерполятора состоит из -I блоков 11 двухкоординатной интерполяции и счетчика 10 перемешений.

Исходными данными для интерполирования прямой в и-мерном пространстве, вводимыми из блоков 12 в рабочие регистры операционного устройства, являются: для первого блока 11 - приращение по первой координате дХ/1 и сумма приращений по остальным координатам U XIдля второго блока 11 -

i г

приращение по второй координате А X и

30

ч

У ДХ(,и т. д.; для последнего блосумма

у }

ка 11 - приращения по координатам AX, и йХ,,. В счетчик 10 вводится общая сумма

и

И

п.ращений у Л X i

Ы

Система оценочных функций, реализуемых в устройстве, имеет вид

и, ,-ДХ, Чг , и,ДУ5-Х,-ДХг-М.,

Ui-aYi.,

и,.,--йу„-х„..,-у„,

где и , L/j . . ., и,. - оценочные функпи

ции, , ДХ , У

l--Kti i-K + 1

При интерполяции импульсы с заданной частотой поступают на вход первого блока 11 и счетчика 10. В первом блоке 11 по знаку оценочной функции U производится посылка импульса либо на выход второй координаты и на первый вход второго блока И CUj 0) с вычислением нового значения

U( U -AX), либо на выход первой координаты и первый выход устройства Xi ( и, О) с вычислением нового значения и { V U ЛУ) АналогичньЬ операции происходят и в следующих блоках 11.

Ч1+л 8 регистр 32 - AXj,. Первый тактовый импульс проходит через .элемент И 27 на выход второй координаты и на вход схемы 31. Происходит передача дополнительного кода содержимого регистра 32 в сумматор 30 для; вычисления нового значения оценочной функции U; Ui - Д Xi. - А X i. Если в сумматоре 30 появляется отрицательноечисло (), на его выходе вырабатывается сигнал переполнения в виде высокого потенциала, поступающего на 1)-вход триггера 25, который по заднему фронту поступившего на вход схемы тактового импульса устанавливается в единичное состояние. Следующий тактовый импульс проходит уже через элемент И 26 на выход первой координаты и на вход элемента 29. Происходит передача прямого кода содержимого регистра 28 в сумматор 30 для вычисления нового значения

U| -AXi -

Если происходит изменение знака оценочной - функции, триггер 25 изменяет свое состояние на противоположное, и следующий тактовый импульс выйдет по другой координате, при

сохранении знака оценочной функции триггер

25 не изменяет своего состоягщя и следующий тактовый импульс вьп1дет по той же координате. Дд-/ Дя

-И

И

v-J.-ljl|lil

-u-jj

j

is- I

г - 4 I

. j UJlal

s

m

ЛПЛЛЛЛЛЛЛ п.

гт

1

n

г.

.