Программно-временное устройство Советский патент 1982 года по МПК G05B19/418 G05B19/45 

{54) ПРОГРАММНО-ВРЕМЕННОЕ УСТРОПСТВО

Изобретение относится к автоматике и может найти применение при теплбвакуумных и прочностных испытаниях различных изделий, а также в различных технологических процессах, где требуется программное управление.

Известна система для программногго управления группой объектов, содержащая генератор импульсов, реверсивный счетчик, делитель частоты, коммутатор программа, блок хранения программ, блок сравнения, а в кгикдом канале блок формирования импульсов, блок памяти, блок контроля состояния исполнительного механизма, исполнительный механизм и цифроаналоговый преобразователь, соединенные между собой

Недостатком указанной систекю является то, что при аппроксимации симметричных кривых необходимо в блоке хранения программ и блоках памяти кааСаого канала устанавливать .коды интервалов времени и амплитуду приращения аппроксимирующих отрезков прямых как для левой, так и правой ветвей симметричной кривой, несмотря на то, что интервалы времени и модуль амплитуды приращения

этих .прякнх в левой. и правой ветвях соответственно .совпадают.

Это приводит к увеличению разрядности коммутатора, а также информационных емкостей блока хранения программ и блоков памяти в два раза, что значительно усложняет систему.

Наиболее близким техническим решением к изобретению является устрой10ство .содержащее последовательно соединенные генератор импульсов, делитель частоты и счетчик времени, соединейные через злемент И, злемент ИЛИ и первые входы первых злементов И с

15 реверсивным счетчиком, подключенным к токовым ключам, а через блок коррекции к первому выходу запоминающего блока, вторые, третий и четвертый выходы которого соединены со счетчи20ком времени, элементом И, элементом НЕ, а вход запоминающего блока - с первыми выходами счетчика номера команд С2J.

Однако устройство при аппроксимации симметричных кривых требует установки в запоминающем блоке кодов интервалов времени и частоты аппроксимирующих отрезков прямых, к|1К для Лёвой, так и правой ветвей симме30тричной кривой, несмотря на то, что КОДЫ интервала времени и частоты этих прямых в левой и правой ветвях соответственно совпадают. Недостатком устройства является также то, что разрядность делителя частоты зависит не только от разрядности счетчика времени, но и от заданных минимальных темпов приращения и времени стабилиз-ации, и не может быть уменьшена, за счет счетчика номера команд, а также необходимость включения дешифратора и схем И для Изменения частоты импульсов на выходе делителя частоты. Все это приводит к увеличению разрядности счетчика номера команд и информационной емкости запоминающего блока в .два раза, а также к увеличению разрядности делителя частоты и избыточности аппаратуры для изменения частоты импульсов на выходе делителя частоты, что значительно усуюжняет устройство; . Цель изобретения - упрощение устройства, путем сокрсоденйя разрядностей счетчика номера команд, делителя частоты, информационной емкости запо минающего блока, а также аппаратуры (дешифратор, схемы И для изменения частоты импульсов.н выходе Делителя частоты. Поставленная цель достигается тем, что в программно-временное устройство, содержащее генератор импуль сов, делитель частоты, элемент НЕ, первые и второй элементы И, счетчик импульсов, связанный выходом с первым входом элемента ИЛИ, а первыми . входами - с первыми выходами блока памяти, подключенного входами к первым выходам счетчика номера команд, а вторым выходом - к первому входу третьего элемента И, связанного выходом с сугдаирующим входом реверсивного счетчика, подключенного входами к выходам блока коррекции, выходами - к входам токовых клю .чей, а вычитающим входом - к выходу четвертого элемента И, соединенного первым входом с выходом элемента ИЛИ подключенного вторым входом к выходу пятого элемента И, введены переклюЛатепъ, два триггера и элемент задержки, соединенный -выходом с пер вым входом первого триггера, подключенного вторым входом к третьему вы ходу блока памяти, первым выходом к первому входу второго Элемента И, а вторым выходом - к первым входам первых-элементов И соединенных вторыми входами с вторым входом и с вы ходом счетчика импульсов и рторым вх дом второго элемента И, а выходами соответственно с су 1мярующим и вычи тающим входами счетчика номера команд, связанного вторым выходом с первым входом второго триггера, подключенного вторым входом к- выходу второго элемента И, первым и вторым выходами соответственно - к третьим входам первых элементов И к первым входам переключателя, соединенного вторым вхрдом с четвертым выходом блока памяти и с входом элемента НЕ, подключенного выходом к третьему входу переключателя, связанного первым выходом с вторым входом третьего элемента И, подключенного третьим входом к первому входу четвертого элемента И, связанного вторым входом с вторым выходом переключателя, а третьим входом - с вторым выходом блока памяти, подключенного пятым выходом к входу блока коррекции, шестыми выходами - к первым входам делителя частоты, а седьмым выходом к первому входу пятого элемента И, соединенного вторым входом с третним входом счетчика импульсов с вторым входом и выходом делителя частоты, третий вход которого подключен к выходу генератора импульсов причем вход элемента задержки связан с первым выходом второго триггера. На чертеже дана блок-схема устройства. Устройство содержит генератор 1. импульсов, делитель 2 частоты, счетчик 3 импульсов, счетчик 4 номера коман;, элемент ИЛИ 5, пятый элемент И б, блок 7 памятн, блок 8 коррекции, реверсивный счетчик 9, третий элемент И 10, токовые ключи 11, элемент НЕ 12, первые элементы И 13, переключатель 14, первый триггер 15, второй элемент И 16, второй триггер 17, элемент 18 задержки, четвертый элемент И 19. Устройство работает следующим образом. Перед началом работы в блоке 7 памяти устанавливаются коды интервалов аремени для счетчика 3 импульсов и коды частоты лдя делителя 2 частоты. По команде общего сброса делитель 2 частоты, счетчик 3 импульсов, счетчик 4 номера команд, реверсивный счетчик 9у триггеры 15, 17 и переключатель 14 устанавливаются в исход.ное положение, при этом на выходе делителя 2 частоты, счетчика 3 импульсов , выходах счетчика 4 номера команд, реверсивного счетчика 9 появляются сигналы, соответствукядие их нулевому содержанию, на втором вЫ5еоде первого триггера 15, и Йа первом выходе второго триггера 17 устанавливаются сигналы логических еданиц. При этом переключатель 14 соединяет вход и вЕЯХод элемента НЕ 12 через элементы И 10, 19 соответственно с входами + и - реверсивного счетчика 9. Импульсы с генератора 1 импульсов на вход делителя частоты не поступают . Содержимое делителя 2 частоты и счетчика 3 импульсов при поступлении на счетныйвход импульсов уменьшается. Содержимое счетчика 4 номера команд увеличивается при поступлении логической единицы с первого выхода второго триггера 17 (при этом на втором выходе 0) и уменьшается при поступлении логической единицы с второго выхода (при этом на первом выходе 0). При поступлении логической единицы на первые входы первых элементов И 13 с второго выхода первого триггера 15 сигналы с выхода счетчика 3 импульсов поступают на счетный вход счетчика 4 номера ксжанд (при этом на первом выходе триггера 15-0) При поступлении сигнала логической единицы на первые выходы первого триггера 15 сигналы с выхода счетчика 3 импульсов поступают на второй вход второго элемента И 16 (при этом на втором эыходе первого триггера 15-ОЬ Содержимое реверсивного счетчика 9 увеличивается, если с второго и четвертого выхода блока 7 памяти пос тупают сигналы, соответствующие логической единице, и переключатель 14 находится в исходном состоянии и уменьшается при поступлении с четг вертого выхода блока 7 памяти сигнала логического 0. Переключение переключателя 14 при появлении сигнала логической единицы на втором выходе второго триггера 17 приводит к соединению суммирующего входа реверсивного о етчика 9 через четвертый элемент И 19 с выходом элемента НБ 12, а вычитанное го входа через третий элемент И 10 с входом элемента НЕ 12, что приводит к увели чению содержимого реверсивного счетч ка 9. при Нсшичии сигнала О на четвер том выхода блока 7 памяти и уменьшению его содержимого при сигнале логической единицы на чертвертом выход блока 7 памяти. При нгшичии сигнала, соответствую щего логическому О на втором выходе запоминающего блока 7 и поступающего на первый и третий входы соответственно третьего и четвертого элементов И 10 и 19, реверсивный счетчик 9 не изменяет своего содержимого независимо от сигналов, поступающих на другие входы третьего и четвертого элементов И. По импульсу запуска код первого временного интервала и код частоты, :соответствующие исходному V нулевому состоянию счетчика номера команд 4, переписываются из блока 7 памяти в делитель 2 частоты и счетчик 3 импульсов, а импульсы с генератора 1 импульсов -начинают поступать на вход делителя 2 частоты.. Запись кодов интервала времени и частоты из блока 7 памяти в делитель частоты 2 и счетчик 3 импульсов происходит при дальнейшей работе устройства по их нулевому состоянию. Импульсы нулевого состояния делителя 2 частоты поступают на вход счет чика 3 импульсов и второй вход пятого элемента И б, первый вход которого соединен с седьмым выходом блока 7 памяти. Соединение первого входа пятого элемента И б с седьмым выходом блока 7 памяти обуславливает изменение на один импульс содержимого реверсивного счетчика 9 или стабилищацию выходов канала устрфйства в период выбранного интервала времени счетчиком 3 импульсов. Импульсы нулевого состояния счетчика 3 импульсов через элемент ИЛИ 5, также поступают на вход реверсивного счетчика 9 через третий и четвертый элементы И 10 и 19. Разрядность счетчика 3 импульсов К1бирается такой, чтобы обеспечить за один интервал изменение выходного сигнала устройства от нуля до его максимального значения, что происходит при изменении содержимого реверсивного -счетчика от нуля до его заполнения. Следовательно, разрядность (емкость) счетчика 3 импульсов и реверсивного счетчика 9 равны. Разрядность этих счётчиков определяется по формулеБ log где Б - разряднрсть счетчика 3 импульсов (реверсивного счет- чика 9), О - заданная точность воспроизведения (точность вырггасается десятичной дробью). Разрядность (емкость делителя 2 частоты зависит от минимальных темпов изменения выходного сигнала устройства или от времени его стабилизации и определяется по формуле А log. где А - разрядность делителя частоты 2, Т - время стабилизации, или минимгшьный темп изменения выходного сигнала (время изменения содержимого реверсивного счетчика 9 на - частоты генератора импульсов;Б - разрядность счетчика 3 импульсов. Соединением второго выхода блока 7 памяти с первым и третьим входами соответственно третьего и четвертого элементов И 10 и 19 (при условии что на втором выходе сигналом является логический нуль обеспечивается стабилизация состояния реверсивного счетчика 9, независимо от сигналов, поступающих на остальные вхо дйл третьего и четвертого элементов И 10 и 19 соответственно от элемента ИЛИ 5 и переключателя 14. Это по воляет сократить разрядность делителя 2 Частоты, использован для этих целей, как правило, имеющуюся избыточность счетчика 4 номера команд. Тогда уравнение (2) можно записать . А log L fZ -CI-m) где m - количество избыточных коман счетчика 4 номера команд. Импульс нулевого состояния счетчика импульсов 3 изменяет состояние счет чика 4 номера команд. В соответствии с новым состоянием счетчика 4 номера команд из па мяти 7 блока в делитель 2 частоты и счетчик 3 импульсов записываются но вые коды интервала времени и частот при этом соответствующие сигналы по ступают с пятого, седьмого,четвертого и второго выходов блока 7 памяти. При воспроизведении левой ветви симметрической кривой содержимое счетчика 4 номера команд увеличивается, а правой.ветви - уменьшается от состояния, соответствующего точке симметрии кривой. Переключение работы счетчика 4 номера команд переключателя 14, обеспечивающего переключение сигналов, поступаюЬщх на вход реверсивного счетчика 9, происходит в точке симметрии кривой следующим образом. . . В строке блока 7 памяти, которая соответствует определенной команде счетчика 4 номера команд,в конце которой выходной сигнал реверсивного счетчика 9 приходит в точку симметрии, сигнал третьего выхода уста навливается равным логической . Таким образом, после переключени счетчика 4 номера .команд в команду, по око1гчании которрй выходной сигнал реверсивного счетчика 9 соответ вует точке симметрии кривой, включаются по второму входу первый триг гер 15, логический сигнал второ -о выхода которого становится равныкГ нулю и запрещает поступление сигнал от счетчика 3 импульсов через первы элементы И 13 на вход счетчика 4 номера команд. Сигнал первого выхода, первого триггера 15, поступающего на первый вход второго элемента И 16 становится равным логической единице, что обеспечивает включение второго триггера 17 при появле 1ии импульса на выходе счетчика 3 импульсов в момент времени, .когда выход реверсивного счетчика 9 достигает точки симметрии кривой, при этом этот импульс со счетчика 3 импульсов в счетчик 4 номера команд не проходит, оставляя его в команде, конец которой соответствует точке симметрии, т. е. концу левой ветви и началу правой ветви симметричной кривой. При срабатывании второго триггера 17 на первом его выходе появляется сигнал, соответвтвующий логической единице, котораой выключает первый триггер 15 (сигнал выключения триггера 15 преобладает над сигналом его включения, т. е, при наличии двух сигналов включения и выключения одновременно триггер 15 занимает положение, соответствующее сигналу выключения J.. Выключение первого триггера 15, т. е. появление на втором его выходе логической единицы, приводит к соединению выхода счетчика импульсов 3 через первый элемент И 13 с минусовым входом счетчика 4 номера команд; Подключение выхода счетчика импульсов 3 к минусовому входу счетчика 4 номера команд через первый элемент И 13 обеспечивается появлением логической единицы на втором выходе второго триггера 17, которая также пелебрасывает переключатель 14, что обеспечивает необходимую работу реверсивного счётчика 9 при воспроизведении правой ветви симметричной кривой. Выключение второго триггера 17 происходится по импульсу нулевого состояния счетчика 4 номера команд в которое он приходит в-конце правой ветви кривой. Выключение первого триггера 15 с задержкой по времени (.обеспечивается элементом 18 задержки после включения второго триггера 17 обеспечивает подключение минусового входа счетчика 4 номера команд к выходу счетчика 3 импульсов (через первый элемент И 13) после формирования а выходе счетчика 3 импульсов сигнала (фронта), производящего переключение , счетчика 4 номера команд. При дальнейшей работе устройства по этому сигналу счетчик 4 номера команд переключается., Предложенное устройство может воспроизводить как несимметричные кривые (на третьем выходе блока 7 памяти сигнал логической единицы отвутствует |, так и симметричние, при этом при вое произведении несимметричных кривых уменьшение информационной емкое- ти блока 7 памяти происходит за счет сокращения разрядности делителя 2 частоты, а при воспроизведени симметричных кривых происходит допол нительное сокращение информационной емкости блока 7 пгмяти за счет сокра щения разрядности счетчика 4 номера ксманд в два раза. Таким образом, предложенное устг ройство позволяет уменьшить разрядность делителя частоты и счетчика номера команд, информационную емкость запомииаищего блока в два и более раз, что сокращает аппаратуру, необходимую для построения устройства , снижает его стоимость, потребление электроэнергии, уменьшает вероятность ошибок при наборе про грамм, сокращает время подготовки ег к работе тем самым упрощает устройст во и условия его эксплуатации. Формула изобретения Программно-временное устройство/ содержгш1ее генератор импульсов, дели тель частоты, элемент НЕ, первые и втдрой элементы И счетчик импульЬов связанный выходом с первым входом эп&ленуа ИЛИ, а первыми входами - с первыми выходами блока памяти, подключенного входс1ми к первым выходам счетчика нсмлера команд, а вторым выходе --К первому входу третьего эле мента И, связанного выходсм с сумлпрующим входом реверсивного счетчика, подключённого входами к в&содам блока коррекции, выходами - к входгм токовых ключей, а вычитающим входом к выходу четвертого элемента И, соединенного первым входом с выходом эл мента или, подключенного вторыл вхором к выходу пятого элемента И, о тли чающееся тем, что, с целью упрощения устройства, в него введены переключатель, два триггера и элемент задержки, соединенный выходом с первым входом первого триггера, подключенного вторым входом к третьему выходу блока памяти, первым выходом - к первому входу второго элемента И, а вторым выходом - к первым входам первых Элементов И, соединенных вторыми (Входами с вторым входом, с выходом счетчика импульсов, с вторым входом второго элемента И, а выходами соответственно с суммирующим и вычитгиощим входами счетчика номера команд, связанного выходом с первЕШ входом второго триггера, подключенного вторым входом к выходу второго элемента И, а первым и вторым выходами соответственно - к третьим входс1м первых элементов И и к jiepBOM входам переключателя, соединенного вторым входом с четвертым выходсж памяти и с входом элемента НЕ, подключенного выходом к третьему входу переключателя, связанного первым выходом с вторым входом третьего элемента И, подключенного третыв входсму к первому входу четвертого элемента И, связанного вторым входом с вторым выходом переключателя, а третьим входом - с вторым выходсм блока памяти, подключенного пятым выходом к входу блока коррек1ши, шестыми в лходами - к первым входам делителя частоты, а седьмым выходом е к первому входу пятого элемента И, соединенного вторым вхолом с третьим входом счетчика импульсов, с вторым вхЬдом и с выходом делителя частота, третий вход которого подключен к вьжоду генератора импульсов, причем вход элемента задержки связан с первЕМ выходом второго триггера. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 643836, кл. G 05 В 19/18, 1976. 2.Авторское свидетельство СССР 647655, кл. G 05 В 19/18, 1976, (прототип).