УСТРОЙСТВО ВВОДА ИНФОРМАЦИИ Российский патент 2003 года по МПК G06F3/00 G08G5/00 

Изобретение относится к информационно-измерительной технике, а именно к накопителям измерительной информации, используемым для диагностики состояния объекта, например воздушного судна, и оценки действий обслуживающего персонала, например экипажа воздушного судна.

Уровень техники.

Известно техническое решение устройства для ввода информации - авторское свидетельство СССР 1737437 А1, кл. G 06 F 3/00, 1992.

Наиболее близким аналогом является устройство для ввода информации, накапливаемой средствами цифровой магнитной регистрации - авторское свидетельство СССР 1688236 А1, кл. G 06 F 3/00, 1991. Известное устройство содержит блок усилителей-формирователей, три формирователя, блок памяти, счетчик, регистр кода, блок выбора информации, триггер и генератор импульсов.

К недостаткам такой конструкции относятся
- отсутствие возможности обработки последовательного двухчастотного кода;
- отсутствие возможности подключения к устройству обработки средств регистрации (источников) параллельного и последовательного кода;
- невозможность преобразования последовательного кода в параллельный;
- отсутствие возможности управления устройством регистрации в автоматизированном режиме.

Сущность изобретения.

В основу предложенного технического решения положена идея создания устройства ввода информации с наземных устройств воспроизведения полетной информации от авиационных бортовых устройств регистрации в память персональной ЭВМ для ее дальнейшей обработки.

Целью изобретения является снижение трудоемкости и стоимости технического обслуживания авиационной техники за счет снижения времени обработки полетной информации и повышения качества (уменьшение потерь, увеличение достоверности считываемой информации) ее обработки в процессе эксплуатации воздушного судна.

Это достигается тем, что устройство ввода информации, содержащее два усилителя-формирователя, формирователь сигнала прерывания и блок памяти дополнительно содержит блок управления и обработки, дешифратор адреса, регистр управления, дешифратор команд, преобразователь кода, переключатель каналов и блок выбора кода, выход которого соединен с первым входом переключателя каналов. Выход усилителя-формирователя прямого канала соединен шиной данных со вторым и через преобразователь кода с третьим входами переключателя каналов, первый выход которого соединен с первым входом блока памяти, второй выход которого соединен со вторыми входами блока управления и обработки и регистра управления, а второй вход блока памяти соединен со вторым выходом дешифратора адреса, первый выход которого соединен с первым входом регистра управления, первый выход которого соединен шиной данных через дешифратор команд со входами устройств воспроизведения, а второй выход соединен со вторыми входами усилителей-формирователей, первый вход каждого из которых соединен шиной данных с выходом соответствующего устройства воспроизведения. При этом второй выход переключателя каналов и выход усилителя-формирователя инверсного канала соединены с третьим входом блока памяти, а первый и второй выходы блока управления и обработки соединены соответственно с первым и вторым входами дешифратора адреса, третий выход шиной адреса соединен с третьим входом дешифратора адреса, четвертый выход соединен с четвертым входом дешифратора адреса и первым входом формирователя сигнала прерывания, а пятый выход соединен со вторым входом формирователя сигнала прерывания, выход которого соединен с третьим входом блока управления и обработки, первый вход которого соединен с первым выходом блока памяти.

Преобразователь кода включает в себя генератор опорной частоты, делитель частоты, селектор каналов, триггер разрешения счета, счетчик, дешифратор, D-триггер и элемент "исключающее ИЛИ", выход которого является выходом преобразователя кода. При этом выход генератора опорной частоты соединен со входом делителя частоты, первый выход которого соединен с тактовым входом счетчика, а второй выход соединен с тактовым входом селектора каналов, второй вход которого, соединенный с первыми входами элемента "исключающее ИЛИ" и D-триггера, является входом преобразователя кода. Выход селектора каналов через триггер разрешения счета соединен со вторым входом счетчика, выходы которого соединены с соответствующими входами дешифратора, первый выход которого соединен со вторым входом триггера разрешения счета, второй выход соединен со вторым входом D-триггера, выход которого соединен со вторым входом элемента "исключающее ИЛИ". Третий выход дешифратора и выход элемента "исключающее ИЛИ" являются выходом преобразователя кода.

Переключатель каналов, включает в себя счетчик битов, сдвиговый регистр и мультиплексор, выходы которого соединены с соответствующими входами сдвигового регистра, а второй выход соединен также со входом счетчика битов. Причем входы мультиплексора являются входами переключателя каналов, а выходы счетчика битов и сдвигового регистра являются выходами переключателя каналов.

Блок памяти может быть выполнен в виде двухпортового оперативного запоминающего устройства.

Перечень фигур чертежей.

Фиг.1 - функциональная схема устройства ввода информации;
фиг.2 - функциональная схема преобразователя кода;
фиг.3 - функциональная схема переключателя каналов;
фиг.4 - временные диаграммы работы преобразователя кода;
фиг. 5 - временные диаграммы преобразования информации из двухуровневого кода в параллельный код.

Лучший вариант выполнения изобретения.

Устройство ввода информации содержит (фиг.1) усилитель-формирователь 1 прямого канала, усилитель-формирователь 2 инверсного канала, преобразователь кода 3, переключатель 4 каналов, блок 5 выбора кода, блок 6 памяти, выполненный на основе двухпортового ОЗУ (ДОЗУ), дешифратор 7 адреса шины ISA, регистр 8 управления, дешифратор 9 команд, формирователь 10 сигнала прерывания и блок 11 управления и обработки данных.

Преобразователь кода 3 включает (фиг.2) генератор 12 опорного сигнала, делитель 13 частоты, селектор 14 каналов, триггер 15 разрешения счета, счетчик 16, дешифратор 17, D-триггер 18 и элемент 19 "исключающее ИЛИ".

Переключатель 4 каналов, включает (фиг. 3) в себя счетчик 20 битов, сдвиговый регистр 21 и мультиплексор 22.

Устройство ввода информации работает следующим образом.

К входу каждого усилителя-формирователя 1 или 2 может быть подключено только одно устройство воспроизведения, с каждого из которых необходимо считать полетную информацию. При этом к усилителю-формирователю 1 всегда подключается устройство 23 воспроизведения, в котором полетная информация всегда записана только в последовательном коде (двухуровневом - ARINC или двухчастотном - GARVARD), а к усилителю-формирователю всегда подключается устройство 24 воспроизведения, в котором полетная информация всегда записана только в параллельном инверсном коде. Усилители-формирователи 1 и 2 усиливают и формируют информационные сигналы от устройств воспроизведения и подают их на переключатель 4 каналов. Одномоментно информация считывается только с одного из устройств 23 или 24 воспроизведения. Поэтому при помощи переключателя 4 каналов выбирается соответствующий канал для последовательного считывания информации с каждого из устройств 23 и 24 воспроизведения и ее поступления на запись в ДОЗУ 6. Тип устройства воспроизведения, с которого будет считываться информация (номер выбранного канала), определяет регистр 8 управления, второй выход которого соединен с управляющими вторыми входами усилителей-формирователей 1 и 2. Регистр 8 управления определяет и режим работы устройств воспроизведения (запись, воспроизведение, перемотка и т.д.). Дешифратор 9 команд получает номер режима от регистра 8 управления, дешифрует его и отправляет на устройства воспроизведения.

Если в режим воспроизведения включено устройство 24 воспроизведения, то информация с него, записанная в параллельном коде, проходит через усилитель-формирователь 2 непосредственно в ДОЗУ 6, т.к. в ДОЗУ 6 информация накапливается только в параллельном коде.

Когда в режим воспроизведения включено устройство 23 воспроизведения, то информация с него проходит через усилитель-формирователь 1 и, если она записана в последовательном двухуровневом коде, то поступает непосредственно на второй вход переключателя 4 каналов, а если она записана в последовательном двухчастотном (гарвардском) коде, то через преобразователь 3 кода поступает на третий вход переключателя 4 каналов. Определение подключения необходимого входа переключателя 4 каналов осуществляет блок 5 выбора кода.

Преобразователь 3 кода осуществляет преобразование полетной информации, записанной в двухчастотном коде, в информацию, записанную в двухуровневом коде. В этом случае с блока 5 выбора кода на мультиплексор 22 поступает сигнал "логическая 1" и мультиплексор 22 подключается к выходу преобразователя 3 кода. Преобразование информации из двухчастотного кода в двухуровневый код со стробированием происходит следующим образом. Биты информации передаются по одной линии с периодом Т (фиг.4, диагр. 1). Причем, если в каком-либо периоде сигнал изменит свое состояние, то в этом периоде Т передается "логический 0". Данные в двухчастотном (гарвардском) коде поступают на входы селектора 14 каналов, D-триггер 18 и элемент 19 "исключающее ИЛИ". Селектор 14 каналов генерирует сигнал (фиг.4, диагр. 2) длительностью 0,1 мкс каждый раз, когда на его входе происходит изменение логического уровня с "0" на "1" или с "1" на "0". Этот сигнал устанавливает в "логическую 1" (фиг.4, диагр. 3) триггер 15 разрешения счета, который разрешает счетчику 16 считать импульсы с частотой 1 МГц, поступающие от делителя 13 частоты. Делитель 13 частоты, связанный с генератором 12 опорной частоты, генерирует также сигнал 20 МГц, необходимый для работы селектора 14 каналов. Счетчик 16 начинает считать и на первом такте, что соответствует 1 мкс, записывает состояние данных в D-триггер 18. Сигнал записи (фиг.4, диагр. 4) в D-триггер 18 осуществляет дешифратор 17 со второго выхода - "1" (1 мкс). Элемент 19 "исключающее ИЛИ" принимает данные от усилителя-формирователя 1 и сигналы от D-триггера 18. Если на его входы поступают одинаковые сигналы, то на выходе у него "логический 0", в противном случае - "логическая 1". Если поступающий в периоде Т (фиг. 4, диагр. 1) бит будет равен 1, то к моменту срабатывания сигнала (фиг.4, диагр. 5) с третьего выхода - "56" (56 мкс) - дешифратора 17 на входах элемента 19 "исключающее ИЛИ" будут разные сигналы, то на его выходе будет "логическая 1". Сигнал "56" запишет выходное состояние элемента 19 "исключающее ИЛИ" через мультиплексор 20 в сдвиговый регистр 21, а сигнал (фиг. 4, диагр. 6) с первого выхода дешифратора 17 - "57" (57 мкс) - сбросит триггер 15 разрешения счета и запретит работу счетчика 16 до прихода нового бита. Если следующий бит также будет равен 1, то процесс обработки этого бита повторится. Если следующий бит будет равен 0, то на 56 мкс следующего периода на выходе элемента 19 "исключающее ИЛИ" будут одинаковые сигналы, т. к. состояние сигнала за период не изменилось и сигнал "56" запишет в сдвиговый регистр 21 значение "логического 0" (фиг.4, диагр. 7).

Таким образом на переключатель 4 каналов поступает информация, записанная только в двухуровневом коде.

Преобразование полетной информации из последовательного двухуровневого кода в параллельный 16-разрядный код для записи в ДОЗУ 6 осуществляется с помощью сдвигового регистра 21 и счетчика 20 битов. В этом случае с блока 5 выбора кода на мультиплексор 22 поступает сигнал "логический 0" и мультиплексор 22 подключается непосредственно к выходу усилителя-формирователя 1, от которого данные (фиг.5, диагр. 1) и сигнал стробирования (фиг.5, диагр. 2) поступают на входы мультиплексора 22. Данные побитно записываются со сдвигом в сдвиговый регистр 21, а счетчик 20 битов генерирует сигнал записи после сдвига каждого 16 бита. Преобразованные в параллельный 16-разрядный код данные полетной информации записываются в ДОЗУ 6 по сигналу "запись" (фиг.5, диагр. 3).

По мере заполнения ДОЗУ 6 оно формирует на первом выходе сигнал DRQ запроса прямого доступа памяти на шину ISA, уведомляя блок 11 управления и обработки о необходимости считать данные из ДОЗУ 6. В ответ на запрос DRQ блок 11 вырабатывает на четвертом выходе ответный сигнал DACK, который преобразуется дешифратором 7 адреса в сигналы RDL и RDH, которые управляют разрешением выходов ДОЗУ 6, т.е. при активизации данных сигналов происходит считывание информации из ДОЗУ 6 в буфер памяти блока 11 управления и обработки. Дешифратор 7 адреса формирует также и сигнал WRcommand, который записывает команды и номер выбранного канала в регистр 8 управления. Сигналы IOWR и IORD стробируют сигналы RDL/RDH и WRcommand соответственно. По завершении процесса записи информации в буфер памяти блок 11 управления и обработки формирует сигнал ТС, который поступает на первый вход формирователя 10 сигнала прерывания, который генерирует сигнал прерывания INT. Реагируя на данный сигнал, блок 11 управления и обработки перенастраивает прием информации на следующий буфер памяти и процесс приема информации продолжается. Данный процесс продолжается до момента поступления в регистр 8 управления команды остановки устройства воспроизведения.

Промышленная применимость.

Настоящее устройство может быть изготовлено с использованием известных транзисторных матриц 125НТ1, ИМС 74НС(НСТ, ALS)14, ИМС 74НС(НСТ, ALS)245, ALTERA ЕРМ 7128 STC-84-15. В качестве блока управления и обработки данных может быть использован стандартный компьютер PC/AT с системной шиной ISA без каких-либо дополнительных доработок. Наиболее эффективно настоящее изобретение может быть использовано для обработки полетной информации с целью оценки технического состояния воздушного судна и действий экипажа во время полета.

Изобретение может быть использовано для обработки полетной информации с целью оценки технического состояния воздушного судна и действий экипажа во время полета. Техническим результатом является снижение трудоемкости и стоимости технического обслуживания авиационной техники за счет снижения времени обработки полетной информации и повышения качества ее обработки в процессе эксплуатации воздушного судна. Устройство ввода информации содержит усилитель-формирователь прямого канала, усилитель-формирователь инверсного канала, преобразователь кода, переключатель каналов, блок выбора кода, блок памяти, дешифратор адреса шины ISA, регистр управления, дешифратор команд, формирователь сигнала прерывания и блок управления и обработки данных. 3 з. п. ф-лы, 5 ил.

1. Устройство ввода информации, содержащее два усилителя-формирователя, формирователь сигнала прерывания и блок памяти, отличающееся тем, что в него введены блок управления и обработки, дешифратор адреса, регистр управления, дешифратор команд, преобразователь кода, переключатель каналов и блок выбора кода, выход которого соединен с первым входом переключателя каналов, выход усилителя-формирователя прямого канала соединен шиной данных со вторым и через преобразователь кода с третьим входами переключателя каналов, первый выход которого соединен с первым входом блока памяти, второй выход которого соединен со вторыми входами блока управления и обработки и регистра управления, а второй вход блока памяти соединен со вторым выходом дешифратора адреса, первый выход которого соединен с первым входом регистра управления, первый выход которого соединен шиной данных через дешифратор команд со входами устройств воспроизведения, а второй выход соединен со вторыми входами усилителей-формирователей, первый вход каждого из которых соединен шиной данных с выходом соответствующего устройства воспроизведения, при этом второй выход переключателя каналов и выход усилителя-формирователя инверсного канала соединены с третьим входом блока памяти, а первый и второй выходы блока управления и обработки соединены соответственно с первым и вторым входами дешифратора адреса, третий выход шиной адреса соединен с третьим входом дешифратора адреса, четвертый выход соединен с четвертым входом дешифратора адреса и первым входом формирователя сигнала прерывания, а пятый выход соединен со вторым входом формирователя сигнала прерывания, выход которого соединен с третьим входом блока управления и обработки, первый вход которого соединен с первым выходом блока памяти.2. Устройство ввода информации по п.1, отличающееся тем, что преобразователь кода включает в себя генератор опорной частоты, делитель частоты, селектор каналов, триггер разрешения счета, счетчик, дешифратор, D-триггер и элемент Исключающее ИЛИ, выход которого является выходом преобразователя кода, при этом выход генератора опорной частоты соединен со входом делителя частоты, первый выход которого соединен с тактовым входом счетчика, а второй выход соединен с тактовым входом селектора каналов, второй вход которого, соединенный с первыми входами элемента Исключающее ИЛИ и D-триггера, является входом преобразователя кода, выход селектора каналов через триггер разрешения счета соединен со вторым входом счетчика, выходы которого соединены с соответствующими входами дешифратора, первый выход которого соединен со вторым входом триггера разрешения счета, второй выход соединен со вторым входом D-триггера, выход которого соединен со вторым входом элемента Исключающее ИЛИ, а третий выход дешифратора и выход элемента Исключающее ИЛИ являются выходом преобразователя кода.3. Устройство ввода информации по п.1, отличающееся тем, что переключатель каналов включает в себя счетчик битов, сдвиговый регистр и мультиплексор, выходы которого соединены с соответствующими входами сдвигового регистра, а второй выход соединен также со входом счетчика битов, причем входы мультиплексора являются входами переключателя каналов, а выходы счетчика битов и сдвигового регистра являются выходами переключателя каналов.4. Устройство ввода информации по п.1, отличающееся тем, что блок памяти выполнен в виде двухпортового оперативного запоминающего устройства.